All node

【白皮书下载】IMG B 系列：使用多核 执行更多任务


相关推荐

【IMG B 系列白皮书】IMGIC 帧缓冲器压缩技术 – 极致低带宽 GPU IP 解决方案

下载产品介绍中文白皮书 《IMG B 系列：使用多核执行更多任务》请先填写下面表单：

NI 芯片功耗和性能验证解决方案

“市面上没有其他产品能够做到与我们同水平的高精度测量。如果 NI 没有提供这些工具，那么我们就得自行开发这些工具，而这需要多耗费数年的时间。NI 让我们能够专注于最重要的事情。” ——某领先半导体公司的硬件工程师

解决方案概述

如今，人们对电子产品的功耗的要求不断提高，半导体公司正在争相设计低功耗、高能效的产品。为了在紧迫的市场周期内推出更有竞争力的产品，工程师需要快速测量、分析并正确地处理功耗数据。传统台式示波器和数字万用表(DMM)等价格过于昂贵，而且很难根据 Pin 脚或产品线进行扩展，而低成本数据采集解决方案往往精度不足，无法检测到很多像芯片睡眠模式状态下的微小电信号。面对这一进退两难的困境，一些企业选择仅仅对芯片部分功效进行分析，这将导致芯片高功耗、低品质等问题，最终引起市场机会的大量流失。

NI 芯片功耗和性能验证解决方案具有高准确度和高通道数，有助于加快产品上市时间，您可以使用专用仪器和基于配置的软件来快速设置、测量、记录和可视化功耗测量数据。

解决方案的优势

  • 获取可靠且一致的功耗测量结果，为设计提供准确的反馈，帮助客户解决问题以及提高竞争力
  • 体积小巧，具有高可扩展性，可从几个通道扩展到数百个通道
  • 获取针对目标细分市场的洞察，优化功率效率和性能
  • 快速查看有意义的功耗数据，让设计公司应用工程部门甚至客户更早参与进来为系统级验证提供帮助
  • 通过完整的功率测量解决方案，最大限度提升设计和验证团队的效率

填写下面资料↓↓↓即可获取 NI 芯片功耗和性能验证解决方案

【下载】Vivado Design Suite 用户指南：创建和打包自定义IP (v2020.1)

judy 在 周二, 10/20/2020 - 11:10 提交

本指南描述了在 Vivado® Design Suite 中创建、打包和重用自定义 IP 的过程。详细介绍了如何使用创建和包装 IP 向导来包装自定义 IP，包括 IP 集成器中开发的 IP 和高级 IP 包装选项。

【开源方案】PYNQ-DPU框架下的人工智能医学图像方案

judy 在 周二, 10/20/2020 - 09:36 提交

本方案基于Vitis-AI、ZCU104验证平台和AWS-IoT GreenGrass，其中Vitis-AI用于COVID-19深度学习模型的转换、量化和编译，将模型转换为DPU可运行的.elf文件；ZCU104验证平台完成基于X-Ray图像的COVID-19 CNN在线检测或用作AWS-IoT GreenGrass的边缘计算设备，完成COVID-19的边缘实时检测。

【科普文】理解FPGA的基础知识——逻辑电路

judy 在 周二, 10/20/2020 - 09:23 提交

FPGA (Field Programmable Gate Aray,现场可编程门阵列)是一种可通过重新编程来实现用户所需逻辑电路的半导体器件。为了便于大家理解FPGA的设计和结构，我们先来简要介绍一些逻辑电路的基础知识。

【干货分享】用ECO脚本的方式在网表中插入LUT1

judy 在 周一, 10/19/2020 - 15:24 提交

有时我们需要在设计网表的基础上微调一下逻辑，这样可以无需修改代码，也无需重新做综合，在设计调试中可以节省时间同时维持其他逻辑无任何改动。这里带大家一起体验一下Vivado 的ECO流程，以vivado自带的Example Design为例, 直接用TCL命令修改网表，在正常的寄存器路径之间加一级LUT。

ZYNQ UltraScale+ MPSoC USB2.0接口裸机驱动（Mass Storage）

joycha 在 周一, 10/19/2020 - 14:23 提交

ZYNQ UltraScale+ MPSoC支持支持USB3.0，其功能通过PS侧GTR接口实现。实际设计中，有时希望仅支持USB2.0即可。这里，概要描述仅需要USB2.0场景下的软硬件设计及调试过程。我们在实际设计中，采用了与ZCU102相同的USB PHY芯片（Microchip/USB3320）

【下载】面向 UltraScale+ 的隔离设计流程（IDF）规则/指南

judy 在 周一, 10/19/2020 - 09:57 提交

Zynq UltraScale+ 的隔离设计流程主要介绍如何使用支持 Xilinx Vivado 设计套件的 Xilinx IDF 实现安全关键型设计。

AXI-Lite 自定义IP

judy 在 周一, 10/19/2020 - 09:33 提交

通过嵌入式软核或者硬核通过AXI_Lite接口（Master）控制FPGA端引脚的GPIO。按照AXI互联机制我们知道，我们的自定义IP是通过AXI_Interconnect连接到Master端，整体的框图也比较简单，为了验证方便我们只按照红色线路径进行测试。

RAM IP Core中 Write First Read First和No Change的区别

judy 在 周五, 10/16/2020 - 14:27 提交

当我们调用RAMO的IP时，无论是单端口还是双端口模式，都会有个选项，可能很多人都没注意过这个选项，记得毕业季去华为面试的时候，还问过我这个问题，当时也是没答上来。后来也发现很多面试官都喜欢问这个问题，今天我们就来讲一下。