All node | FPGA 开发圈

Vivado 开发教程(二) 使用IP集成器

guanxiao_505740 在周四, 12/24/2020 - 09:42 提交

本文介绍如何在 vivado 开发教程(一) 创建新工程的基础上, 使用IP集成器, 创建块设计。

judy 在周三, 12/23/2020 - 17:30 提交

随着全球数字化高速发展、网络提速、带宽升级，用户触媒习惯越发从二维世界的图文走向三维空间的视频。最新《中国在线直播行业研究报告》显示，2020年中国在线直播行业用户规模有望达到5.26亿人，市场规模将突破9000亿元。如此激增的规模推动着从前独属专业媒体的视频直播正在走向更广阔的受众。

judy 在周三, 12/23/2020 - 10:55 提交

2020年渐入尾声，经历了不同寻常的这一年，人们早已习惯了学习、工作和生活的全面“线上化”。新年伊始，在做好充分防疫措施的情况下，赛灵思特别为大家准备了两场久违的线下技术分享活动——赛灵思技术日（北京 & 成都）。

judy 在周三, 12/23/2020 - 10:44 提交

我们很高兴地宣布，赛灵思已于近日加入保密计算联盟（ CCC ），致力于将保密计算扩展至加速器和 SmartNIC 领域。到底什么是保密计算联盟？赛灵思又为何会加入保密计算联盟呢？让我们先来了解一下吧！

judy 在周三, 12/23/2020 - 10:26 提交

图像在采集和传输的过程中，通常会产生噪声，使图像质量降低，影响后续处理。因此须对图像进行一些图像滤波、图像增强等预处理。为改善图像质量，去除噪声通常会对图像进行滤波处理，这样既能去除噪声，又能保持图像细节。

judy 在周二, 12/22/2020 - 16:03 提交

由宏景智驾与英特尔、赛灵思、江淮汽车、安能物流联合发起的面向量产的开放式自动驾驶生态朋友圈今日正式启动运作，旨在不断积聚科技智慧，拓宽中国自动驾驶领域的创新之路。同日，自动驾驶生态圈联合发布“L3级自动驾驶重卡解决方案”，加速推动自动驾驶技术在干线物流领域的商业化量产落地进程。

judy 在周二, 12/22/2020 - 15:38 提交

Vitis AI 1.3 将为用户提供更完整的深度学习框架和模型支持，进一步整合了从边缘端到数据中心端的编译流程，首次发布面向数据中心平台的多个 CNN 及 RNN加速引擎，更加开放、高效和易用。

judy 在周二, 12/22/2020 - 12:04 提交

为 VCU129 开发板提供的 BOARDUI.exe 可用于为板载 Si5348 时钟模块编写程序。默认频率为 156.25Mhz，该频率的设置文件在 BOARDUI 的 clockFiles 目录下提供。如何修改时钟频率？

judy 在周二, 12/22/2020 - 10:46 提交

本文主要介绍verilog基础模块，夯实基础，对深入学习FPGA会有很大帮助。

judy 在周二, 12/22/2020 - 09:43 提交

TVM主要的编译过程如下图：Import：将tensorflow，onnx，pytorch等构建的深度学习模型导入，转化成TVM的中间层表示IR。Lower：将高层IR表示转化成低阶TIR表示。Codegen：内存分配和硬件可执行程序生成。