Zynq之uart软件配置
judy 在 周一, 04/29/2019 - 09:45 提交
早期运用的arm芯片规模较小，在芯片上直接有uart的中断服务函数地址寄存器，直接将中断服务函数的地址写入寄存器就搞定了。然后zynq似乎比较复杂，中断也比较复杂。在zynq中有个Scu（snoop control unit窥探控制单元，也是arm所有的）专门控制中断处理。Vivado SDK中提供了scugic驱动来处理相关的操作。下面具体说一下，中断hook的过程。
All node
AI Tech 2019:崂山论“智”，Xilinx秀独家“秘笈”
judy 在 周日, 04/28/2019 - 15:11 提交
2019年4月，在春风飘荡的美丽青岛，人工智能行业大咖再次聚首：这里有权威声音、前瞻思维；这里汇聚了一线人工智能公司高管、新兴独角兽、新锐企业家、尖端科学家、跨界投资人；更有来自赛灵思、百度、华为、海信、海思、滴滴、科大讯飞等近百余家公司的企业家、科学家齐聚一堂，围绕人工智能新机遇、新挑战进行思想碰撞、尖峰论“智”
学会Zynq（5）GPIO中EMIO的使用方法
judy 在 周日, 04/28/2019 - 10:57 提交
EMIO就是PS控制PL资源的简单例子。EMIO就是可扩展的MIO，当与PS直接相连的MIO不够用时，可以使用EMIO做“扩展”。使用体会上，感觉就是ARM直接控制了PL部分的管脚。GPIO的bank2和bank3就是通过EMIO接口与PL相连的，本文将先通过PS控制PL部分流水灯的实例感受下EMIO的使用，然后再介绍EMIO相关的基本概念
在Linux/U-Boot里为QSPI Flash使用UBIF
judy 在 周日, 04/28/2019 - 10:08 提交
UBIFS是更强壮的FLash文件系统。很多嵌入式系统都使用了UBIFS。Xilinx PetaLinux 2018.2也支持UBIFS。只需要在Linux/U-Boot里添加相关配置选项，就能为QSPI Flash创建UBIFS。
ZYNQ开发（二）GPIO配置
judy 在 周日, 04/28/2019 - 09:49 提交
ZYNQ的GPIO由4个BANK组成，其体系结构如图1所示。其中Bank0有32个GPIO引脚，Bank1有22个引脚，共54个GPIO引脚直接通过MIO连接到PS上，每个引脚可以通过寄存器的设置来确定该引脚为输入、输出或者中断，因为54个MIO引脚直接连接在PS上，像其他普通ARM一样，不需要通过XPS进行硬件配置，直接通过SDK编程即可
如何破解两把“剪刀差”加速AI落地？Xilinx给出了答案
judy 在 周五, 04/26/2019 - 17:20 提交
在近日举办的第八届EEVIA年度中国ICT媒体论坛暨2019产业和技术展望研讨会上，人工智能也是其中的一个重要主题。自适应和智能计算的全球领先企业赛灵思公司人工智能市场总监刘竞秀在“FPGA — 人工智能计算的加速引擎”的主题演讲中开场就对“智能+”概念作出了通俗的诠释
Xilinx FPGA师资周末集训营天津站 圆满成功
judy 在 周五, 04/26/2019 - 11:12 提交
2019年4月20日-21日， 2019依元素科技Xilinx FPGA师资周末集训营在河北工业大学顺利开营，本次集训营由依元素科技- Xilinx 大学计划-河北工业大学电子信息工程学院联合举办。参加此次培训活动的除了电子信息工程学院的老师以及部分学生，还有来自北京邮电大学、天津理工大学、天津职业技术师范大学、包头师范学院的老师
【视频】HLS 流水线实现高性能
judy 在 周五, 04/26/2019 - 10:24 提交
描述了用于提高设计吞吐量的 HLS PIPELINE 指令
三城联动，Xilinx 工业物联网研讨会报名进行时！
judy 在 周五, 04/26/2019 - 09:16 提交
2019年5月14日-21日， 赛灵思将在上海、深圳、北京三大城市，携手生态合作伙伴及本地成功用户， 结合实际应用案例，为中国用户全面分享和阐述赛灵思最新的工业物联方案， 期待为更多地中国用户带来创新的灵感， 碰撞出后更多创意的火花，共同拥抱并共赢此次工业界的第四次变革
【重磅消息】Xilinx 宣布收购 Solarflare
judy 在 周四, 04/25/2019 - 16:20 提交
通过此次收购案，赛灵思能够将其业界领先的 FPGA、MPSoC 和 ACAP 解决方案与 Solarflare 的超低时延网络接口卡（NIC，网卡）技术以及 Onload 应用加速软件相结合，从而实现全新的融合 SmartNIC 解决方案，加速赛灵思的“数据中心优先”战略及向平台公司转型之路。