详解I2S时序
judy 在 周二, 12/24/2024 - 09:52 提交
本文简要讲解一下I2S协议，该协议包含ADCRC（ADC采集数据的左右声道指示信号）
judy的博客
高云GW5AT系列FPGA在接口扩展和桥接领域的应用方向探讨分享
judy 在 周一, 12/23/2024 - 09:58 提交
今天刷了一下国产Fpga的网站，发现高云新出的Arora V系列的GW5AT系列的FPGA在接口扩展和桥接领域的应用很有特色
FPGA实现SDRAM接口（3）--自动刷新
judy 在 周五, 12/20/2024 - 09:36 提交
本文以Mircon公司的SDRAM芯片MT48LC64M4A2的数据手册为例，学习一下SDRAM的自动刷新操作，并进行仿真验证其正确性。
输入信号绕过ilogic布线冲突引发的问题(idelaye2使用)
judy 在 周四, 12/19/2024 - 11:35 提交
从最初学FPGA到现在，遇到过太多bug，但都没有写过博客记录，因为多数问题都比较简单且网上有比较好的答案
Xilinx Zynq系列FPGA实现神经网络中相关资源评估
judy 在 周二, 12/17/2024 - 09:42 提交
FPGA并没有像软件那样用已有的cache，FPGA的HLS编译器会在FPGA中创建一个快速的memory architecture以最好的适应算法中的数据样式（data layout）
Xilinx原语详解及仿真——ISERDESE2
judy 在 周五, 12/13/2024 - 10:14 提交
最近在网上看并没有用户对ISERDESE2的使用讲解的很清晰，所以本文就通过手册、仿真和ILA去讲解一下这个原语的使用方式，希望对大家的使用有所帮助。
FPGA实现SDRAM接口（2）--初始化
judy 在 周四, 12/12/2024 - 10:17 提交
SDRAM 的初始化是芯片上电后必须进行的一项操作，只有进行了初始化操作的 SDRAM 芯片才可被正常使用
FPGA分频器设计（偶数分频、奇数分频）
judy 在 周三, 12/11/2024 - 09:56 提交
本文将详细介绍FPGA分频器的设计方法，并附上Verilog代码示例，以供参考
最实用的Modelsim使用教程
judy 在 周二, 12/10/2024 - 09:49 提交
Xilinx原语详解及仿真——ODELAYE2
judy 在 周一, 12/09/2024 - 17:52 提交
7系列IO模块相关的结构如图1所示，前文对IOB、IDELAYE2、ILOGIC、OLOGIC进行了讲解，还剩下ISERDESE2、OSERDESE2、ODELAYE2原语