Xilinx 7系列FPGA PCB设计指导(二)
judy 在 周一, 01/16/2023 - 15:39 提交
本章介绍7系列FPGA的配电系统(PDS)
本章介绍7系列FPGA的配电系统(PDS)
本文介绍一些计数器的常用方法和注意点
UltraScale器件中时钟管理模块(CMT)包含mixed-mode clock manager (MMCM) 和phase-locked loops (PLLs)
本文讨论当前PCB技术的基础,重点是物理结构和常见假设
因为工作原因,需要对rapidio 的协议进行了解,在xilinx的IP核中,是对应着Serial RapidIO Gen2 这个IP核
串并、并串转化也是FPGA设计中常见的基本问题,相对来说比较简单
为了更精确地进行时序分析,设计者还必须设定一些与运行环境相关的可预测变量和随机变量
RS-232接口符合电子工业联盟(EIA)建立的串行数据通信接口标准
首先,从理论上讲,Hold Time违例,是因为时钟绕的太远,到达时间太晚
本文主要对RFSOC的时钟结构以及相关配置进行介绍,并简单介绍了关于复位的操作。