judy的博客

目前Vivado安装文件越来越大，所以在安装时候可以通过减少安装器件而减少所占用的安装空间，但是如果后期我开发时候想使用这些没安装的器件怎么办？

在获取输入或输出缓冲区之后但在释放它之前，缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区，而不会发生数据冲突

你是否想过，像搭乐高一样自由设计芯片？FPGA（现场可编程门阵列）正是这样的存在——它如同一张“数字白板”，通过编程可瞬间变身成CPU、专用ASIC。

在智能汽车识别障碍物、5G基站处理海量信号、工厂机器人精准操作的背后，都藏着一块名为FPGA的芯片。它既不像CPU那样家喻户晓，也不像显卡那样引人注目

Vivado2025年第一版，比2024来的稍晚一些（2024.05），首先大小还是100G起步，但是明显小了很多，接下来看看更新了哪些东东，值不值得升级。

在创建 RTL 示例时，经常使用 VHDL 2008 附带的 VHDL 包。它提供了出色的功能，可以高效地处理定点数，当然，它们也是可综合的

各位朋友，大家好，熊猫君这次开个倒车，在这个广泛使用Xilinx（Altera）高端SoC的时代，分享一个“FPGA+ARM”实现的低功耗高性能传统方案。

VSCode 在使用过程中，可能会经常出现电脑特别卡，如果你观察了任务管理器，就可以发现，CPU已经占用100%了。

CoreScore 是一个开源项目，旨在通过部署尽可能多的 SERV 核心（世界上最小的 RISC-V 处理器）在 FPGA 上，评估 FPGA 的资源承载能力和综合布线工具的效率。

在FPGA领域，商业工具长期垄断架构设计与验证的「解释权」。而来自多伦多大学的VTR-Verilog-to-Routing项目，以开源代码掀开了FPGA的「黑盒子」