安装过程需要277GB的Vivado各个模块分别需要多大空间
judy 在 周五, 04/19/2024 - 09:57 提交
这篇文章我们看下Vivado的安装包中，到底哪些东西最占空间？
judy的博客
Vitis如何更新xsa？
judy 在 周五, 04/19/2024 - 09:24 提交
在使用Vitis开发时，当硬件设计发生变化时，这时就需要更新xsa文件。
Xilinx Kintex-7系列XC7K410T-FFG900外设之DDR3硬件设计
judy 在 周三, 04/17/2024 - 09:44 提交
基于K7+C665x为核心的电路板中用到了DDR3存储芯片，现将FPGA外接DDR3时硬件设计中的一些心得做一个简单的分享
FPGA技术在项目决策方案中的有关考虑
judy 在 周二, 04/16/2024 - 11:51 提交
了解FPGA器件何时适合实现所需的系统功能是理解FPGA技术的关键要素。
Vivado使用入门（四）仿真
judy 在 周二, 04/16/2024 - 10:00 提交
本文将详细介绍vivado仿真功能，包括如何使用、测试激励文件的撰写，以及如何调用第三方仿真测试软件。
Xilinx 7系列FPGA DDR3控制器——mig使用总结（几个经典问题）
judy 在 周一, 04/15/2024 - 09:30 提交
在DDR读写的设计中，有一些比较经典的问题，是在设计中必须考虑到的，这些问题会影响项目的整体方案或者架构
软件无线电(SDR)的架构及相关术语
judy 在 周五, 04/12/2024 - 14:47 提交
今天简要介绍实现无线电系统调制和解调的主要方法，这在软件定义无线电(SDR)的背景下很重要。
FPGA VS ASIC:5G改变了平衡
judy 在 周五, 04/12/2024 - 09:30 提交
多年来，FPGA和ASIC供应商之间一直存在着一场拉锯战解决方案。新的FPGA上引入了一些特性，随着人们对这些特性的了解
简谈FPGA研发设计相关规范（很实用）
judy 在 周四, 04/11/2024 - 09:16 提交
今天和大侠聊一聊FPGA研发设计相关规范，养成良好的个人习惯，代码设计风格等，都有助于日后发展
Vivado使用入门（三）添加或新建约束文件
judy 在 周二, 04/09/2024 - 09:45 提交
本文将详细介绍vivado添加或新建约束文件步骤和方法。