judy的博客

Xilinx原语IBUFDS、OBUFDS的使用和仿真

IBUFDS、和OBUFDS都是差分信号缓冲器,用于不同电平接口之间的缓冲和转换。IBUFDS 用于差分输入,OBUFDS用于差分输出。

Xilinx FPGA平台GTX简易使用教程(三)GTX复位与初始化

复位与初始化部分其实还挺复杂,还好GTX已经帮我们做好了,不想麻烦的直接跳到文末看结论~~~不过了解下也挺有意思的~~

手把手教你打包一个自己的Vivado IP核

模块复用是逻辑设计人员必须掌握的一个基本功,通过将成熟模块打包成IP核,可实现重复利用,避免重复造轮子,大幅提高我们的开发效率。

Xilinx FPGA平台GTX简易使用教程(二)GTX时钟篇

时钟就是脉搏,能否工作全靠它!话不多说,直接上干货!文中全部使用GTX代指GT Transceiver,同样适用于GTH。

FPGA设计的几项重要原则

面积通常指一个设计消耗FPGA/CPLD的逻辑资源的数量,通常用可消耗的FF(触发器)和LUT(查找表)来衡量。速度指设计在芯片上稳定运行所能达到的最高频率,这个频率由设计的时序状况来决定,以及设计满足的时钟要求

Xilinx FPGA平台GTX简易使用教程(一)GTX基础知识

理解GTX的必备姿势,学起来!

如何简单快速地计算FIFO的最小深度?

FIFO最常被用来解决写、读不匹配的问题(时钟、位宽),总结下来,其实FIFO最大的作用就是缓冲。既然是缓冲,那么就要知道这个缓存的空间到底需要多大。

关于AXI4-FULL总线 多通道传输相同数据时,合并生成一组数据并对齐的研究讨论

对于AXI4-FULL总线时,握手信号共有5路,包括写地址,写数据,写应答,读地址,读数据。当主机burst写时,每发起一次猝发交易,需要有一笔应答对应。

Xilinx平台Aurora IP介绍(四)Example Design介绍

多看一些example design之后,你就会发现都是熟悉的配方~

FPGA设计的“打拍(寄存)”和“亚稳态” 到底是什么?

可能很多FPGA初学者在刚开始学习FPGA设计的时候,经常听到类似于”这个信号需要打一拍、打两拍(寄存),以防止亚稳态问题的产生“这种话,但是对这个打拍和亚稳态问题还是一知半解,接下来结合一些资料谈下自己的理解。