judy的博客

为什么 FPGA 的效率低于 ASIC?

FPGA是“可重构逻辑”器件。先制造的芯片,再次设计时“重新配置”。

从FPGA说起的深度学习(十)

在本教程中,旨在加深对深度学习和 FPGA 的理解。

Verilog常用显示任务函数有哪些?

本文将深入剖析Verilog中的显示任务函数,结合丰富的实例,让大家迅速掌握这些强大的调试助手。

从FPGA说起的深度学习(九)- 优化最终章

在本教程中,我们将介绍使用 FPGA 实现深度学习的技术,深度学习是近年来人工智能领域的热门话题。

FPGA常见面试题总结

FPGA常见面试题总结

可编程逻辑器件适航标准-DO254 VHDL编码规范

本文汇总了可编程逻辑器件适航标准-DO254 VHDL编码规范

如何理解FPGA设计中的时钟?

本文将详细介绍FPGA时钟设计的概念、技巧和优化策略。

代码开源!用Versal FPGA加速矩阵乘法

该论文主要围绕着深度学习应用对密集矩阵乘法(Matrix Multiply, MM)的大量需求展开

如何理解同步时钟与异步时钟?

本文将详细介绍下FPGA设计中的同步适中就好与异步时钟,帮助读者在实际项目中应用这些概念。

在HLS中插入HDL代码

本文介绍一种在HLS中插入HDL代码的方式,结合两者的优势为FPGA开发打造一把“利剑”。