Vivado 仿真器和代码覆盖率
judy 在 周四, 08/03/2023 - 09:59 提交
编写 HDL 通常是 FPGA 开发中耗时最少的部分，最具挑战性和最耗时的部分可能是验证
judy的博客
FPGA频率测量--直接频率测量法
judy 在 周三, 08/02/2023 - 09:42 提交
频率测量在电子设计和测量领域中经常用到，因此对频率测量方法的研究在实际工程应用中具有重要意义
FPGA工程师必备的 10 项技能
judy 在 周二, 08/01/2023 - 09:06 提交
本文介绍FPGA 设计工程师需要的 10 项有用技能
二分法查表在FPGA中的应用
judy 在 周一, 07/31/2023 - 09:18 提交
二分法查找算法是在软件中广泛应用的一种算法，那么在FPGA的设计中是否可以用这种算法呢？
Vivado-TLC549驱动设计
judy 在 周五, 07/28/2023 - 09:47 提交
在生活中，数模转换的例子到处可见。但是在我们做FPGA设计时
Xilinx AXI VIP使用教程
judy 在 周四, 07/27/2023 - 09:39 提交
本次内容我们看下AXI VIP当作master时如何使用
Vivado-UART驱动教程
judy 在 周四, 07/27/2023 - 09:22 提交
UART即通用异步收发器，是一种通用串行数据总线，用于异步通信
雷达信号处理 | 快速傅里叶变换(FFT)中的增益损失
judy 在 周三, 07/26/2023 - 10:07 提交
本文主要解释如何用FFT精确地测量信号功率（signal power）
一个req-ack接口引发的血案
judy 在 周一, 07/24/2023 - 09:27 提交
项目在上板测试过程中必现报文被丢弃的现象，方案不是很复杂
手把手教你打包一个自己的Vivado IP核
judy 在 周五, 07/21/2023 - 15:40 提交
模块复用是逻辑设计人员必须掌握的一个基本功，通过将成熟模块打包成IP核