Xilinx DDR3学习总结——1、MIG核设置
judy 在 周五, 09/08/2023 - 10:48 提交
话说之前从来没有使用过DDR，工作中的项目都是流式处理的
judy的博客
解锁Vivado综合技巧，这份HDL XDC属性设置清单让你事半功倍！（二）
judy 在 周四, 09/07/2023 - 17:11 提交
本文将介绍Vivado综合工具支持的常用属性设置，并给出了Verilog示例
为什么格雷码可以辅助解决多bit跨时钟域的问题？读完这篇文章，你就会进一步了解事情的本质
judy 在 周四, 09/07/2023 - 09:54 提交
格雷码是一种反射二进制码编码方式
解锁Vivado综合技巧，这份HDL XDC属性设置清单让你事半功倍！（一）
judy 在 周三, 09/06/2023 - 09:34 提交
本文将介绍Vivado综合工具支持的常用属性设置
如何让级联的UltraRam获得最佳时序性能
judy 在 周二, 09/05/2023 - 09:34 提交
本文介绍如何通过XPM调用URAM，并让级联URAM获得最佳时序性能
基于FPGA的RGMII接口设计（一）——GMII到GRMII的转换
judy 在 周二, 09/05/2023 - 09:15 提交
我们知道以太网的通信离不开PHY芯片，那PHY和RGMII接口到底是什么关系呢？
FPGA的多bit信号跨时钟域处理方法之一：握手法（必须掌握）
judy 在 周一, 09/04/2023 - 17:01 提交
多bit信号跨时钟域的处理方法之一是握手法，也可以称作应答法
ZYNQ上的简单 FSK 基带发射器
judy 在 周一, 09/04/2023 - 09:26 提交
本项目将是一个非常简化的基带符号映射器，用于 FSK 数字调制方案的链的发送端
Vivado设计资源优化 ，查看各子模块资源占用的方法大全
judy 在 周一, 09/04/2023 - 09:13 提交
本文介绍Vivado中如何进行FPGA设计资源优化以及查看各子模块资源占用的方法
PCIe协议层——PCIe接口专栏(二)
judy 在 周五, 09/01/2023 - 09:53 提交
本文介绍PCIe引脚定义以及PCIe协议层