Vivado布线和生成bit参数设置
judy 在 周四, 09/14/2023 - 09:29 提交
本文主要介绍Vivado布线参数设置
judy的博客
让对手仰望的“算力怪兽”来了！AMD 128核心/256线程EPYC 9754处理器独家测试
judy 在 周三, 09/13/2023 - 16:46 提交
AMD 128核心/256线程EPYC 9754处理器独家测试
异步FIFO设计思路，阅读并理解这篇文章，你可称为异步FIFO大拿
judy 在 周三, 09/13/2023 - 09:24 提交
异步FIFO通常用于跨时钟域处理，是逻辑设计常用基础模块
Vivado增量编译：加速FPGA设计实现的利器
judy 在 周二, 09/12/2023 - 10:25 提交
本文将介绍Vivado增量编译的基本概念、优点、使用方法以及注意事项
Xilinx DDR3学习总结——2、MIG exmaple直接上板
judy 在 周二, 09/12/2023 - 09:17 提交
查看MIG IP输出的init_calib_complete信号
异步FIFO设计前传：同步FIFO的设计思路
judy 在 周一, 09/11/2023 - 14:58 提交
FIFO：First in, first out，先进先出；其主要作用是：数据缓存
为什么DDR3/4不需要设置input delay和output delay？
judy 在 周一, 09/11/2023 - 09:34 提交
内置校准: DDR3和DDR4控制器通常具有内置的校准机制
基于FPGA的RGMII接口设计（二）——MAC的设计
judy 在 周一, 09/11/2023 - 09:21 提交
本文主要是记录MAC在RGMII接口中的设计。
解锁Vivado综合技巧，这份HDL XDC属性设置清单让你事半功倍！（三）
judy 在 周五, 09/08/2023 - 15:17 提交
Vivado综合工具支持多种属性设置，可以在RTL文件或XDC文件中进行设
在FPGA上快速搭建以太网
judy 在 周五, 09/08/2023 - 12:09 提交
本文将介绍如何在FPGA上快速搭建以太网