Vivado约束添加方法：一文全面解析IO和时序约束
judy 在 周五, 09/01/2023 - 09:07 提交
本文将介绍vivado中常见的设置约束方法
judy的博客
BRAM资源不够用？不怕！这里有FPGA BRAM省资源小秘招！
judy 在 周四, 08/31/2023 - 09:20 提交
本文分享BRAM资源使用优化策略
【数字实验室】消除毛刺
judy 在 周三, 08/30/2023 - 09:35 提交
可编程逻辑系统通常部署在可能存在噪声的应用中
FPGA的多bit信号跨时钟域为什么不能使用两级同步打拍处理（面试必问）
judy 在 周二, 08/29/2023 - 10:15 提交
多bit信号跨时钟域如何处理呢？为什么不能使用两级打拍的方式呢？
初识PCIe协议——PCIe接口专栏(一)
judy 在 周二, 08/29/2023 - 09:39 提交
本文介绍几种在FPGA中实用的PCIe接口应用方法
Vivado RTC实时时钟系统设计
judy 在 周一, 08/28/2023 - 10:19 提交
我们一起学习一下RTC的驱动
Xilinx 电源管理库 (XilPM)介绍及使用
judy 在 周五, 08/25/2023 - 14:34 提交
AMD-Xilinx MPSoC 和 Versal ACAP 系列均具有复杂的内部电源结构
Vivado EEPROM驱动设计
judy 在 周五, 08/25/2023 - 09:43 提交
EEPROM是一种特殊形式的闪存，其应用通常是个人电脑中的电压来擦写和重编程
FPGA的单bit信号跨时钟域处理方法（面试必问）
judy 在 周五, 08/25/2023 - 09:28 提交
本文重点讲解单bit跨时钟域的处理方法
FPGA新人需要铭记的相关单位度量（请记在骨髓里）
judy 在 周四, 08/24/2023 - 11:04 提交
FPGA属于数字电路范畴，工作中我们会碰到时钟频率，信号速率