DDR3 控制器设计——（1）MIG IP 核的详解与配置
judy 在 周一, 10/17/2022 - 16:11 提交
学会如何根据手册配置 MIG IP 核中的参数。
judy的博客
时序分析基本概念（二）——保持时间
judy 在 周一, 10/17/2022 - 15:02 提交
保持时间是对触发器而言，以能够稳定准确的锁存或者触发为目的
Vivado non-project模式示例
judy 在 周一, 10/17/2022 - 09:04 提交
vivado有project模式和non-project模式，project模式就是我们常用的方式
Xilinx UG994 Addressing for Block Designs
judy 在 周五, 10/14/2022 - 15:22 提交
这篇文章讲了地址映射的实现方法以及需注意事项。
使用TCL脚本修改KV260启动方式
judy 在 周五, 10/14/2022 - 09:59 提交
本文介绍一种通过tcl命令修改下载模式的方法，省去使用烙铁的麻烦。
linux vivado安装时卡在最后一步解决方案
judy 在 周五, 10/14/2022 - 09:35 提交
在ubuntu上安装vivado2021.1时，一直卡在最后一步：generating installed device list
FPGA开发技巧备忘录——Vivado 自动日期版本号
judy 在 周四, 10/13/2022 - 17:15 提交
我们在编译FPGA工程的时候一般需要对版本号的更新，一般来说都会有一个日期或者时间的版本标识
如何阅览vivado工程的时序分析报告——建立时间
judy 在 周三, 10/12/2022 - 09:48 提交
本篇文章我们将通过vivado工程实例来向大家介绍如何读懂时序分析报告。
基于 ZYNQ 的激光雷达三维建模
judy 在 周一, 10/10/2022 - 14:28 提交
近年来，机器学习，无人驾驶等领域是十分热门的研究话题。在这些领域中，电脑对环境的感知十分重要。
时序分析基本概念（一）——建立时间
judy 在 周日, 10/09/2022 - 10:01 提交
以上升沿锁存为例，建立时间（Tsu）是指在时钟翻转之前输入的数据D必须保持稳定的时间。