解锁 FPGA AI 套件全新增强功能,挖掘性能拓展的无限可能

FPGA AI 套件软件 2024.3 版全新发布,其提供诸多增强功能,旨在改善开发人员的开发体验。为帮助开发人员应对在实际应用中面临的挑战,此次更新也增加了多项新功能,从提高性能到提供新的设计示例,再到完善编译器工具,每一项优化都可有效提高开发人员的工作效率。

FPGA AI 套件.png

接下来,就跟随小编一起,深入探索 FPGA AI 套件软件 2024.3 版的主要亮点。

FPGA AI 套件 2024.3 版的一项重大升级在于,利用多通道 (Multilane) 技术优化了性能扩展。新的 “num_lane” 架构可同时处理一个张量的多个行,大幅提升了计算效率。您可以扩展 IP 处理的通道数量,而非扩展 IP 实例的数量。对于那些无需将模型权重存储到外部内存的设计(也称无 DDR 设计)而言,这将大大提高吞吐量。新版套件支持多达 4 个通道,可以实现更快、更高效地处理。在实际设计中,可实现高达 2.7 倍的性能提升[1]。 

FPGA AI 套件 2024.3 版中的新设计示例经过专门定制,旨在助力开发人员简化开发流程。基于 Altera 高级开发套件 (Premium Development Kit) 的 Agilex™ 5 FPGA E 系列无主机设计示例是一款高效紧凑的 AI 解决方案,主要面向可完全在 FPGA 逻辑结构内构建的模型。在这种设计中,输入和输出 AXI-Stream 接口存储在 FPGA 片上内存中,绕过了外部 DDR 内存。权重和指令直接编译到 FPGA 位流中,从而可以完全在片上内存中执行推理。编译器可以确保数据不会溢出流缓冲区而进入外存,并且当过滤器缓存或流缓冲区对图形来说过小时,编译器就会报错。这种无 DDR 设计无需管理片外内存缓冲区,可以简化操作、降低功耗,并降低系统成本。

此外,基于 Agilex™ 7 FPGA PCIe 接口开放式 FPGA 堆栈的设计提供了经过全面测试的、符合量产质量要求的 IP,可通过 JTAG 和系统控制台进行控制,为高效的项目开发提供了实用的即用型解决方案。 

FPGA AI 套件中的编译器优化,旨在助力开发人员更好地控制和分析设计。该套件可以自动生成 Quartus® Prime 功耗和散热计算器所需的文件,简化功耗估算。同时模型分析器得到了进一步增强,能够提供有关辅助模块的详细报告,并在图形文件中涵盖更全面的信息,可以帮助开发人员更好地了解哪些层在 FPGA 逻辑结构上运行,哪些层在 CPU 上运行。这些更新将有助于开发人员做出更加明智的设计决策,从而优化性能和能效。

FPGA AI 套件 2024.3 版提供的多项增强功能,可以显著优化开发人员的开发流程。通过聚焦性能优化、提供实用的设计示例并优化编译器工具,该版本可以解决开发人员面临的常见挑战,并提供了提升项目效率的理想解决方案。

欢迎广大开发人员体验这些全新功能,我们期待收到您的宝贵反馈,并将持续努力优化 FPGA AI 套件,使其成为能够满足开发人员各种需求的理想工具。 

诚邀您加入我们的开发人员社区,携手众多具有前瞻思维的行业伙伴,利用 FPGA AI 套件推动 AI 革命,以全新的方式将 AI 应用推向市场。  

[1] 注:结果基于 FPGA AI 套件 2024.3 版,并使用实际的客户设计副本对默认单通道与多通道设置进行了对比。

文章来源:Altera

最新文章

最新文章