下载中心 | FPGA 开发圈

利用成本优化型 FPGA 和自适应 SoC 释放创新潜能

本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。

2024-05-17 | FPGA, AMD, 每日头条

Vivado Design Suite 用户指南: 设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

2024-05-11 | UG906, Vivado, 收敛技巧, 每日头条

利用自适应计算提高电机驱动控制与效率

在本电子书中，您将了解到电机的发展演变，以及可以通过电机控制来处理的性能参数

2024-02-28 | 自适应计算, 电机控制, KRIA, 每日头条

利用 P4 和 Vivado 工具简化分组处理设计

本文介绍在开发基于 FPGA 的数据包处理系统时，如何使用 P4 工具大幅减少工程工作量。

2024-01-26 | P4, Vivado, 数据包处理系统, WP555

UltraScale 设备中 1.25G/2.5G PON 应用的突发时钟数据恢复

本文描述了符合 ITU-T G.987 和 ITU-T G.989 标准的分数突发时钟数据恢复 (BCDR) 电路的实现

2024-01-11 | XAPP1277, UltraScale

Vitis AI 用户指南 v3.5

本指南旨在描述 AMD Vitis™ AI 开发套件，它属于全栈深度学习 SDK，适用于深度学习处理单元。

2024-01-02 | UG1414, Vitis AI, 用户指南

AI 引擎内核与 graph 编程指南v2023.1

本文描述 AI 引擎内核与 graph 编程的内部函数。

2023-12-26 | UG1079, AI引擎

Versal 自适应 SoC 硬件、IP 和平台开发方法指南

本文档旨在描述推荐的设计方法，帮助您在设计输入期间有效利用 AMD 的 Versal™ 自适应 SoC 资源。

2023-12-21 | UG1387, Versal

Vitis 统一软件平台文档

本用户指南涵盖了 Vitis 入门、使用 Vitis Unified IDE、Bootgen 工具

2023-12-20 | Vitis, 用户指南, UG1400, 首页推荐

Versal 自适应 SoC 系统集成和确认方法指南

本文档旨在描述推荐的设计方法，帮助您以 AMD Versal™ 器件为目标，满足设计收敛期间的性能目标。

2023-12-15 | UG1388, v2023.1, Versal

Versal 自适应 SoC 系统和解决方案规划方法指南

本文描述基于目标应用制定 AMD Versal™ 自适应 SoC 系统规划的设计方法论建议。

2023-12-12 | Versal, UG1504, v2023.1

Versal 自适应 SoC 设计指南 v2023.1

本指南提供 AMD Versal™ 自适应 SoC 硬件功能以及创建或移植设计时的块级注意事项的概述

2023-12-08 | Versal, UG1273, v2023.1, 每日头条

电源设计管理器用户指南 (UG1556) v2023.1

本文描述如何使用 AMD 电源设计管理器 (PDM) 来进行功耗估算

2023-12-07 | 电源设计管理器, UG1556, PDM, 每日头条

Vivado Design Suite 用户指南：编程和调试

为硬件平台创建 PL IP 块、创建 PL 内核、功能仿真以及评估 AMD Vivado™ 时序收敛

2023-10-31 | Vivado, 用户指南, 首页推荐

采用AI引擎的超采样率数字傅立叶变换设计

AMD Versal™ AI Core 设备的 AI Engine 阵列中引入高吞吐量、低延迟的反离散傅立叶变换 (IDFT) 实现。

2023-09-27 | 人工智能, 傅立叶变换, XAPP1400

1
2
3
…
下一页
末页

每日头条

利用成本优化型 FPGA 和自适应 SoC 释放创新潜能

CPM5 QDMA 的 Versal Tandem PCIe启动流程介绍

本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和启动流程。

Vivado Design Suite 用户指南: 设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计 CED 示例

本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。

AMD 以太网设计示例

AMD 提供了支持不同速度的多种以太网 IP。此外，还提供了设计示例供用户用作参考。请参阅以下以太网设计示例列表。

基于VDMA的远程图像采集系统参考设计

本参考设计基于ZYNQ开发板，使用VDMA做原始图像采集系统，在petalinux下做服务器，通过Socket发送图像至Windows或者Linux上位机。

劳特巴赫利用 Zynq 突破嵌入式系统设计极限

劳特巴赫的 PowerDebug 模块设计选用了 AMD Zynq™ UltraScale+™ MPSoC。该器件以优化的异构处理引擎组合形式提供了出色的处理、I/O 和内存带宽

在 Windows 10 上创建并运行 AMD Vitis™ 视觉库示例

本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使用的是 Vitis Unified IDE。