AMD Versal AI Edge 自适应计算加速平台之GTYP收发器误码率测试IBERT实验(6)
judy 在 周一, 04/22/2024 - 16:25 提交
使用IBERT测试误码率和眼图必须有个收发环通的硬件，开发板上有2个SFP光纤接口，本实验把2个光接口收发两两连接，形成2个收发环通链路。
AMD加持研华AIMB-723工业级主板，着眼未来AOI应用
judy 在 周一, 04/22/2024 - 14:49 提交
本文将讨论Advantech如何帮助客户利用AOI生产PCB和IC。重点介绍研华的由AMD驱动的AIMB-723工业级主板的新能力
谁是Chiplet的最优解？
judy 在 周一, 04/22/2024 - 11:38 提交
半导体行业正在准备从基于专有小芯片的系统向更加开放的小芯片生态系统迁移
案例：一个信号复位值的问题
judy 在 周一, 04/22/2024 - 11:32 提交
最近一个朋友私信我说，看了以前的写的复位设计，在自己的项目中设计了复位同步器用来实现异步复位同步解复位
DDR读写流程与参数
judy 在 周一, 04/22/2024 - 09:37 提交
DDR完成上电初始化后，将数据写入DDR要经过如下过程：ACT->WR->PRE
瑞苏盈科FPGA核心板在实时仿真与测试（HIL）中的应用
judy 在 周五, 04/19/2024 - 16:44 提交
RT Box 1中使用的Mercury ZX5采用AMD Xilinx® Zynq® 7015/7030 SoC器件，配备ARM®双核Cortex™-A9处理器
走进北汽研究总院，芯驿电子 AUMO 亮相创新技术展
judy 在 周五, 04/19/2024 - 14:58 提交
AUMO展示了多款智驾仿真测试、电子后视镜CMS产品及解决方案，包括自动驾驶硬件在环仿真HIL、12通道HDMI视频注入系统
安装过程需要277GB的Vivado各个模块分别需要多大空间
judy 在 周五, 04/19/2024 - 09:57 提交
这篇文章我们看下Vivado的安装包中，到底哪些东西最占空间？
Vitis如何更新xsa？
judy 在 周五, 04/19/2024 - 09:24 提交
在使用Vitis开发时，当硬件设计发生变化时，这时就需要更新xsa文件。
FPGA，被RISC-V完全征服
judy 在 周四, 04/18/2024 - 11:21 提交
不知不觉中，FPGA 的 MCU 市场已经成为 100% 基于 RISC-V 的市场，我们也在逐步进入应用处理器市场