AMD即将推出成本优化型 Spartan UltraScale+ 系列
judy 在 周三, 07/05/2023 - 17:02 提交
该新系列非常适合需要低功耗和高 I/O 的成本敏感型应用，其面向广泛的行业
研讨会：如何利用最新Vitis HLS提高任务级并行性？
judy 在 周三, 07/05/2023 - 10:06 提交
Vitis高层次综合可通过在选定的 AMD 器件上将 C/C++ 代码综合为可编程逻辑的 RTL 代码
【Vivado那些事儿】动态时钟的使用
judy 在 周三, 07/05/2023 - 09:36 提交
时钟是每个 FPGA 设计的核心。如果我们正确地设计时钟架构
Vivado爬坑指南（1）
guanxiao_505740 在 周三, 07/05/2023 - 08:59 提交
作为一名刚入坑的新手小白，我将分享自己的一些建议
解决PetaLinux编译Microblaze的U-Boot的错误 “undefined reference to `eth_get_dev_index'”等
judy 在 周二, 07/04/2023 - 16:36 提交
PetaLinux编译Microblaze的U-Boot时，遇到下列错误
DDR5这么快，为啥还能那么稳？
judy 在 周二, 07/04/2023 - 16:14 提交
内存的稳定性，离不开RAS功能。提起RAS，熟悉DDR的小伙伴们一定记得行地址选通信号
时序约束连载04~随路时钟
judy 在 周二, 07/04/2023 - 15:40 提交
本文讲一下随路时钟，什么是随路的时钟呢？
获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）
judy 在 周二, 07/04/2023 - 09:25 提交
本文介绍Xilinx所有FPGA芯片型号IDCODE的获取方法
“共赢5G”—— AMD 携前沿网络解决方案亮相2023 MWC 上海
judy 在 周一, 07/03/2023 - 16:19 提交
展示了基于领先的 AMD FPGA、自适应 SoC 以及 AMD EPYC™ 处理器的通信领域解决方案
时序约束连载03~约束步骤总结
judy 在 周一, 07/03/2023 - 11:44 提交
本小节对时序约束做最终的总结