2D 中值滤波算法实现
judy 在 周一, 07/03/2023 - 09:40 提交
使用高级综合HLS，开发 2D 中值滤波器算法 (HLS)
FIFO和RAM，到底用哪个？
judy 在 周一, 07/03/2023 - 09:35 提交
在FPGA的设计中的，内部的FIFO和RAM是两种非常常见的存储单元
低调的通信产业驱动者：AMD在5G领域有哪些布局？
judy 在 周五, 06/30/2023 - 17:52 提交
通信业已经进入5G时代。运营商投资建网、设备商提供各类5G设备和解决方案
实测780MB/s！基于RK3568J与FPGA的PCIe通信案例详解
judy 在 周五, 06/30/2023 - 17:33 提交
本文介绍基于瑞芯微RK3568J与Xilinx Artix-7的PCIe高速通信案例
集成AMD Xilinx的standalone的例子到FreeRTOS时，关于中断的注意事项
judy 在 周五, 06/30/2023 - 10:50 提交
FreeRTOS也可以说是standalone的程序。因此可以方便的把AMD Xilinx的standalone的例子
AMD推出Versal Premium VP1902自适应片上系统 关键性能提高一倍
judy 在 周五, 06/30/2023 - 09:55 提交
1902增加了Versal功能，并采用了小芯片设计，使FPGA的关键性能增加了一倍以上
AMD推出巨型 FPGA
judy 在 周四, 06/29/2023 - 14:45 提交
新型 AMD Versal Premium VP1902 有效地将可模拟多达 1850 万个逻辑单元的门数增加了一倍
第三代AMD EPYC处理器助力超融合基础设施实现价值最大化
judy 在 周四, 06/29/2023 - 14:35 提交
第三代AMD EPYC处理器采用7nm工艺，可以提供至高64个计算核心
高性能Wi-Fi6/BT射频IP验证系统如何加速芯片设计？
judy 在 周四, 06/29/2023 - 10:02 提交
Sirius Wireless 的 Wi-Fi6/BT 射频 IP 验证系统基于思尔芯芯神瞳 S7-9P逻辑系统构建
时序约束连载02~时序例外
judy 在 周四, 06/29/2023 - 09:44 提交
本文继续讲解时序约束的第四大步骤——时序例外