Vitis AI 工具概述
judy 在 周四, 03/30/2023 - 10:14 提交
深度学习处理器 (DPU) 是一个专为深度神经网络而优化的可编程引擎。它由一组可参数化的 IP 核组成
借助 AMD自适应SoC 与 XYLON 框架实现毫秒级汽车功能切换
judy 在 周三, 03/29/2023 - 14:18 提交
在当今汽车行业中，灵活应变能力可谓至关重要。几十年来，灵活应变的特性令 AMD车规级器件成功脱颖而出
Vitis AI 优化器用户指南
judy 在 周三, 03/29/2023 - 14:07 提交
本文档涵盖了以下设计进程：机器学习和数据研究——将机器学习模型从 PyTorch、TensorFlow
Versal ACAP: PCI Express
judy 在 周三, 03/29/2023 - 09:58 提交
PCI Express就像是一条数据的高速公路，可满足 Versal ACAP 中多个计算引擎的丰富功能和性能需求
vivado2021.1添加w25q128型号flash的方法
judy 在 周三, 03/29/2023 - 09:24 提交
找到[安装目录]\2021.1\data\xicom下的xicom_cfgmem_part_table.csv文件
FPGA的SerDes接口
judy 在 周二, 03/28/2023 - 14:39 提交
本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的
Vivado IP核Global 和 out of context per IP两种综合方式区别
matt z 在 周二, 03/28/2023 - 14:15 提交
在用vivado 生成IP核时，有两种综合方式：Global和out of context per IP。
Xilinx FPGA独立的下载和调试工具LabTools下载、安装、使用教程
guanxiao_505740 在 周二, 03/28/2023 - 09:46 提交
Xilinx LabTools工具是Xilinx FPGA单独的编程和调试工具，是从ISE或Vivado中独立出来的实验室工具
HBM，增长速度迅猛！
judy 在 周二, 03/28/2023 - 09:21 提交
HBM 技术提供更高的带宽、更低的功耗和更高的性能，使其成为这些应用程序的首选
Versal ACAP Transceivers Wizard LogiCORE IP 产品指南
judy 在 周一, 03/27/2023 - 15:55 提交
此向导有助于配置一个或多个串行收发器。此向导还有助于生成设计示例，用于进行简单仿真。