FPGA DSP：Vivado 中带有 DDS 的 FIR 滤波器

judy 在 周二, 02/18/2025 - 09:45 提交

本文使用 DDS 生成三个信号，并在 Vivado 中实现低通滤波器。低通滤波器将滤除相关信号。

YunSDR通信小课堂(第21讲)

judy 在 周一, 02/17/2025 - 17:28 提交

大多数SDR架构需要数字上转换和下转换阶段，这些转换位于A/D和数字基带级之间，包括信号的频率转换和采样率的变化。

eDP介绍

judy 在 周一, 02/17/2025 - 11:03 提交

最新的DisplayPort TX/RX 1.4 Subsystem IP v3.1支持eDP v1.4b, 支持下面的eDP features

基于瑞苏盈科FPGA开发的数据记录器：高效灵活！

judy 在 周一, 02/17/2025 - 10:09 提交

测试和测量系统的主要任务之一是记录尽可能多的测量值。在这种情况下，基于FPGA的解决方案的优势就体现出来了，如固有的并行性、极高的带宽

简要讲解Xilinx SRIO IP（高速收发器二十八）

judy 在 周一, 02/17/2025 - 09:50 提交

SRIO是串行RapidIO的简写，其实现代比较常用的高速接口协议，比如SRIO、PCIE、JESD204B等都是基于SERDES开发的，均属于高速串行总线

如何修改DisplayPort EDID

judy 在 周五, 02/14/2025 - 11:22 提交

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

莱迪思荣获2025 SEAL可持续产品奖

judy 在 周五, 02/14/2025 - 10:58 提交

莱迪思Nexus 2凭借其领先的低功耗、高性能和小尺寸在可持续产品类别中获得认可。

AI 应用场景全覆盖！解码超高端 VU+ FPGA 开发平台 AXVU13F

judy 在 周五, 02/14/2025 - 10:04 提交

继发布 AMD Virtex UltraScale+ FPGA PCIE3.0 开发平台 AXVU13P 后，ALINX 进一步研究尖端应用市场，面向 AI+ 场景进行优化设计，推出 AXVU13F。

ZU+RFSoC之硬件设计

judy 在 周四, 02/13/2025 - 17:37 提交

为使大规模 MIMO 系统的商业化成为现实，AMD推出了采用RF 级模拟技术的全可编程（All Programmable）RFSoC，该方案在集成方面取得了突破性的进展

碎碎念，再聊HyperRAM存储器

judy 在 周四, 02/13/2025 - 17:18 提交

近期在后台收到好几位朋友咨询一些关于HyperRAM的问题，熊猫君在这里简单的做一个总结。