HBM 4标准,发布!

HBM4 支持 4 高、8 高、12 高和 16 高 DRAM 堆栈配置,具有 24 Gb 或 32 Gb 芯片密度,可提供 64GB(32 Gb 16 高)的更高立方体密度

AI 引擎编程:Kahn 处理网络的演进发展

本白皮书探讨了如何基于 Kahn 处理网络( KPN )定义 AI 引擎图形编程模型。KPN 模型有助于实现数据流并行化,进而提高系统的整体性能

英特尔出售Altera多数股权的利弊与市场挑战分析

本文将从多方面深入分析该交易带来的潜在收益与风险,以及Altera未来面临的机遇和挑战。

基于中科亿海微FPGA的智能超表面通信控制板--通道电压并行控制版

基于中科亿海微FPGA的智能超表面通信控制板主要用于控制入射到智能超表面上可重构PIN二极管元件的相位和幅度,从而重新配置入射无线电信号的传播并实现“智能无线电环境”

Microchip PolarFire® FPGA为机器人打造“最强大脑”

在机器人技术爆发式发展的今天,低功耗、安全性和实时处理能力已成为三大核心挑战。Microchip最新推出的PolarFire® FPGA系列,正是为解决这些痛点而生!

YunSDR通信小课堂(第35讲)

通过重新检查先前考虑的Vivado工作流,可以突出强调协同设计方法。图11.10说明了Vivado和Vitis生态系统中的这种集成设计方法

AMD首款2nm芯片,公布

AMD 周一晚间宣布已获得其首款 2 纳米级硅片——核心复合芯片 (CCD),用于其第六代 EPYC “Venice” 处理器,预计将于明年推出

英特尔宣布银湖资本(Silver Lake)战略投资Altera

英特尔公司今日宣布已达成最终协议,将旗下Altera业务51%的股份出售给全球技术投资巨头银湖资本(Silver Lake)

莱迪思将在2025上海车展上展示最新的FPGA方案

莱迪思将展示其最新的FPGA解决方案:基于ISO26262 ASIL-B认证的视频流和图标安全保护解决方案,旨在帮助智能汽车满足更高的功能安全合规性要求

使用 Vitis Model Composer 生成 FPGA IP 核

今天的教程提供了创建自定义 IP 的分步指南,从算法开发到准备 IP 生成的模型,包括资源和时序分析,最后将其添加到 Vivado IP 目录。