AMD完成对赛灵思的收购
judy 在 周二, 02/15/2022 - 09:41 提交
AMD今天宣布以全股份交易（all-stock transaction）方式完成对赛灵思（Xilinx）的收购。
浅析Work Group的概念
judy 在 周一, 02/14/2022 - 14:35 提交
在解答相关问题的时候有碰到过cl_invalid_work_group_size的错误，然后通过报错信息在XRT
当 MicroBlaze 位于可重配置模块内部时，如何使用 ELF 文件更新 BRAM 以进行动态功能交换
judy 在 周一, 02/14/2022 - 10:19 提交
本文介绍了当MicroBlaze包含在DFX可重构模块（RM）内时，更新MicroBlaze Block RAM的内容。
免触摸界面和数据分析
judy 在 周一, 02/14/2022 - 09:55 提交
这种眼动追踪辅助技术可用你的眼睛创建一个交流工具来增强运动控制。通过校准眼球运动，该技术使用人工智能来跟踪角膜反射和瞳孔定位。 通过交互式演示，您可以进行校准，然后玩各种展示眼动追踪技术的游戏。
Vivado如何快速找到schematic中的object
judy 在 周一, 02/14/2022 - 09:35 提交
在Vivado中，可能由于某些逻辑输入悬空而导致Implementation的opt_design时会错
用于大规模MIMO的开放式RAN直接射频采样无线收发器架构（v1.0）
judy 在 周五, 02/11/2022 - 17:57 提交
本文描述了Xilinx®针对Open RAN无线电的解决方案。
从FPGA硬件原理谈谈【建立时间】与【保持时间】
judy 在 周五, 02/11/2022 - 11:08 提交
同步电路系统设计将系统状态的变化与时钟信号同步，并通过这种理想化的方式降低电路设计难度。同步电路设计是FPGA设计的基础。但是伴随着集成电路的微缩化和大规模化，同步式电路的一些问题也显现出来。
2021年度电子信息类优秀学生竞赛作品赏析
judy 在 周五, 02/11/2022 - 09:40 提交
让我们一起看一下全国大学生FPGA创新设计竞赛（FPGA创新赛）和中国研究生电子设计竞赛（研电赛）这两大赛事中的三个优秀作品
Versal LP/DDR4 2D Eye Scan
judy 在 周五, 02/11/2022 - 09:28 提交
使用 Vivado 2021.1 或更高版本实现的所有 Versal 集成内存控制器接口都支持 2D 眼图扫描功能。2D Eye Scan 可用于检查每个字节通道的健康状况，并允许图形比较以快速识别布局和开发板相关问题。
FPGA工程师如何提升自己的算法能力？
judy 在 周四, 02/10/2022 - 15:25 提交
我们常说一句话：工欲善其事，必先利其器。作为一名FPGA工程师，我们的任务就是把某些特定的逻辑行为雕刻到FPGA芯片上，通过设计逻辑电路达到预期目的。