当在硬件配置中包含“大型发送卸载 (Large Send Offload)”并在缓冲区描述符中启用 LSO 功能时，GEM IP 可能通过中断状态寄存器的位 6（同样反映在发射状态寄存器的位 4 中）错误触发“amba error”中断事件。除了误报此错误外，并未观测到任何功能性问题，且仍可继续使用 LSO 卸载功能。

瑞苏盈科(Enclustra)已确认参展ELEXCON 2021，即将展示FPGA核心板/开发板、FPGA IP核等技术新品，并提供全栈设计服务。欢迎莅临参观。

Bluespec近日宣布已加入Xilinx Partner Program，并向Xilinx用户开放两款优化升级的RISC-V处理器IP。这两款RISC-V处理器系列是为了满足不同性能和资源的需求而定制的，可以在Xilinx的Vivado和Vitis环境下使用

如果 Arm Cortex-A72 处理器配置为向处于 UniqueClean (UC) 状态的缓存行发送逐出传输事务，那么 Cortex-A72 处理器可能返回陈旧数据并发出嗅探响应。

Versal Premium DCMAC 是一个集成块，可通过 100GE、200GE 或 400GE 的任何组合实现高达 600G 的以太网吞吐量。在本视频中，我们将简要介绍该模块的特性，并重点展示一些早期实验室测试结果。

SmartDV™ Technologies宣布已于近日通过Xilinx官方审核，成为其Partner Program计划的一员。通过该计划，SmartDV Technologies 可以为Xilinx用户提供性能优越的各种Design IP产品。

本白皮书介绍了一种7位小浮点（SFP）数字表示法，可以实现深度神经网络模型，其精度与INT8相同，但ResNet-50的性能高出60%。

在 aarch32 模式下，如果执行的代码包含下面的加密指令序列，并且在执行第一条加密指令后立即断言并中断，ELR 会被记录为返回地址，产生的错误可能会导致数据损坏

变革性的高性能应用设计似乎令人望而却步，但凭借自适应计算，您可优化硬件以实现更高的效率，并以超出预期的速度将创新成果推向市场。本视频将为您揭晓...

本白皮书介绍了Versal™ ACAP产品组合中的AI Edge系列，这是一种特定领域的架构（DSA），可满足在7纳米硅工艺中实现的系统的苛刻要求。