用户指南 | Bootgen：生成启动镜像
judy 在 周三, 07/28/2021 - 09:57 提交
为处理海量数据、复杂算法、超低延时的应用提供数字化加速驱动力是赛灵思一直的目标。为此，赛灵思研发 Bootgen 工具支持将二进制文件缝合在一起并生成器件启动镜像定义了多个属性和参数作为创建启动镜像时的输入。
赛灵思 Versal：单芯片内的精准同步
judy 在 周二, 07/27/2021 - 15:43 提交
从金融、电信、工业、消费到航空航天与国防以及汽车，如今，“同步”这个概念，在所有行业无处不在。众多应用完全离不开同步；本文将探讨其中的部分应用并根据这些示例来分享同步这个概念。此外，本文的第二部分将研讨同步的两个关键技术指标：精度与准确性和集成。
利用Vitis开发基于ZCU106的神经网络加速器（二）——DPU编译及Demo
guanxiao_505740 在 周二, 07/27/2021 - 14:35 提交
上一篇文章讲到了如何生成可供Vitis使用的XRT platform。这次我们使用生成的platform来开发一个完整的加速器Demo并在ZCU06上跑通。
Vitis AI 1.4大升级，全面支持Versal ACAP及Kria SOM平台
judy 在 周二, 07/27/2021 - 09:44 提交
7月23日，Xilinx最新发布了Vitis AI 1.4版本，该版本在原有的AI加速解决方案基础上，首次增加了对Xilinx 7nm Versal ACAP两款平台VCK190，VCK5000 PCI-E卡，及16nm Kria SOM平台的支持，使得这一AI推理加速方案更加完整、灵活、强大。
Vitis AI 库概述
judy 在 周二, 07/27/2021 - 09:21 提交
本视频描述了 Vitis AI 安装说明、如何设置环境、以及如何安装 Vitis AI 目标板的依赖项。
借助自适应模块化系统 (SOM)加速边缘创新
judy 在 周一, 07/26/2021 - 17:04 提交
由 AI 提供支持的应用，正在日益普遍地被部署到边缘和终端，高性能 AI 推断正在推动更智慧的城市和高度自动化的智能工厂步入现实。随着智能零售引入了极为精致的自动化购物体验，零售体验也变得更加精巧细腻。这些应用需要具备极高可靠性并提供高性能，同时也需要提供高效紧凑的外形尺寸。
UltraScale+ GTH/GTY 收发器设计咨询：GTPOWERGOOD 在上电后可能无法断言有效
judy 在 周一, 07/26/2021 - 17:00 提交
该设计咨询涵盖如下 UltraScale+ GTH/GTY 收发器问题，即 GTPOWERGOOD 在上电后可能无法断言有效。所有 UltraScale+ GTH/GTY 收发器中均包含 *_delay_powergood.v 模块。
利用Vitis开发基于ZCU106的神经网络加速器（一）——Vitis概述及XRT编译
guanxiao_505740 在 周一, 07/26/2021 - 14:45 提交
毕设要用到Xilinx家的ZCU106这块板子，了解到最近Xilinx统一了Vivado，XilinxSDK，并集成了常用开源IP核，推出了Vitis统一软件平台，使我们不再需要关注底层的Verilog实现，因此尝试使用Vitis开发一个神经网络加速器，作为毕设的基础。
Versal Premium HSC：用于 MACSec、IPSec 或自定义实现方案的高速加密
judy 在 周一, 07/26/2021 - 09:27 提交
Versal Premium HSC 或高速加密块可为 Versal 系列带来高达 400G 的 AES-128/256 加密和解密功能。 在本演示中，我们将展示 HSC 模块的功能以及它与其它硬 IP 协作的原理并快速演示该模块本身在当前硬件中的工作情况。
借助Zynq RFSoC DFE解决 5G 大规模部署难题
judy 在 周五, 07/23/2021 - 11:44 提交
新的挑战需要灵活应变的解决方案，既要能够处理多样化的需求，同时也要能够随市场需求的变化而持续演进发展。Zynq® UltraScale+™ RFSoC DFE因其架构上集成了比传统软逻辑更多的硬化 IP 逻辑， 使得其在保持赛灵思一贯的灵活应变价值的同时，还能媲美定制 ASIC 在成本和功耗上的竞争力，因此能轻松应对这些挑战。