在本文中，我们将提供一种高效方法，用于完成数据的交互、组织以及最终变换（预处理）。随后，我们将讲解如何在训练过程中正确地把数据输入给模型。PyTorch 框架将帮助我们实现此目标，我们还将从头开始编写几个类。PyTorch 可提供更完整的原生类，但创建我们自己的类可帮助我们加速学习。

本文描述了在为UltraScale+™设备使用动态功能交换时，如何改善编译时间并提高设计安全性。

2021年计算机视觉挑战赛分别由Facebook和Xilinx各支持一个赛道。在Xilinx的赛道中，主要是是提高研究者在人工智能算法（AI）加速器设计过程中的能量效率意识，同时激发研究人员针对AI加速器优化的新型神经网络架构进行创新性研究和设计。

本视频简要介绍了 Vitis AI 1.3 工具链，其中包括支持框架的量化器和编译器，并演示了设计流程。

随着人工智能和机器学习算法取得一系列新进展，众多高计算强度的应用正在被部署到边缘设备上。当下，业界迫切需要一种高效率的硬件，既能高效率地执行复杂算法又能适应这种技术的快速演进。在此背景下，赛灵思 Kria K26 SOM应运而生，为 ML 边缘应用开发提供了更加理想的选择。

了解 Dynamic Function eXchange 如何经历几代发展成为功能强大的解决方案，从而在广泛的应用中启用新功能。

Vitis统一软件平台是赛灵思最新统一软件平台，支持包括软件工程师和人工智能科学家在内的广泛开发人员，无需用户深入掌握硬件专业知识，就可以从硬件的灵活性与高性能中受益。同时，支持开发者基于赛灵思所有芯片（包括 FPGA、SoC 和 Versal ACAP）的嵌入式软件和加速应用开发。

2021 赛灵思技术日是一场以“自适应”技术为平台的线下深度互动会议，是软件/硬件研发人员、算法开发、系统架构师的专属会议。在这里，您可以看到最新的产品工具介绍、方案与 IP 更新、应用实例展示等内容，更可以与专家面对面深入探讨从设计技巧、系统性能到架构优化等话题。

赛灵思近日宣布推出 Vivado® ML 版，这是业内首个基于机器学习（ML ）优化算法以及先进的面向团队协作的设计流程打造的 FPGA EDA 工具套件，可以显著节省设计时间与成本，与目前的 Vivado HLx 版本相比，Vivado ML 版将复杂设计的编译时间缩短了 5 倍，同时还提供了突破性的平均达 10% 的结果质量（ QoR ）提升。

VERSALDEMO1Z 是一个和 Xilinx 联合开发的电源参考板，它为 Xilinx Versal ACAP 平台提供完整的电源轨，ACAP 平台包括自适应引擎、人工智能引擎和标量引擎，以及外部的 DDR 存储器。这款参考板已经开放订购，它既可以作为成熟的整套参考设计，帮助客户抢占设计先机，也可以作为评估平台，快速方便地进行电源测试。