以交换机设计为例。在交换机设计前期，转发表项是固化在交换机内部的（给FPGA片内BRAM初始值），但是在测试过程中，往往需要对表项进行修改，如果直接修改BRAM的coe文件，则需要重新综合、实现、生成bit文件，其中，综合与实现耗时十分严重，设计规模越大，消耗的时间越长，而生成bit文件消耗的时间则相对固定

PERSEUS Plus 是一项独特的视频编码技术，可显著提高任何标准编码器（如 AVC/H.264、HEVC、VP9以及未来的 AV1）的质量和吞吐量。广泛的设备都支持回放，因为回放采用现有底层编解码器的硬件解码功能。与 Xilinx FPGA 结合使用时，PERSEUS 可提供市场上密度最高的编码解决方案，支持在单个卡上使用现场 4kp60 编码等

通过视频了解 Xilinx Zynq SoC 为什么是嵌入式工业平台产业的首选，以及下一步将如何提高可靠性、互动性以及精密性，充分满足安全关键性及非安全关键性 HMI 的应用需求

本文主要介绍基于zynq的IIC的驱动架构，通过代码编写来深入了解IIC驱动的内容和机制。

本文转载自CSDN李锐博恩Reborn某校招题目，仅仅给出下面电路图，要求画出Q1,Q2以及Q3的波形，并描述电路功能。可以看出，这个电路很简单，或许你会纠结于初值是什么，可是仔细想想，该电路其实和初值没有关系

Xilinx新一代 SOC，Zynq UltraScale+ MPSOC系列性能强悍无比，相比ZYNQ 7000系列每瓦性能提升5倍，作为一 名电子发烧友，都想体验一把这高性能的MPSOC开发板。现在用米尔MPSOC开发板来一个hello world。

赛灵思作为本次 LiveVideoStackCon 2019 的重要合作伙伴，将携众多优质客户，如 Aupera、 N-nova、Deepoly 、CTAccel共同展示 Xilinx 在音视频领域内领先的加速应用方案，并会带来一整个下午的精彩技术专场分享。

随着5G浪潮的到来，物联网的计算正在面临巨大的挑战。首先，视频信息占据流量的 80% 以至 90%，视频的处理非常耗费算力，这其中包括视频的编解码，以及对视频信息的实时解读、分析。其次，物联网的场景无限多样化，需要不同算法适应不同场景，能够灵活配置快速移植

本文整理自LiveVideoStack 线上交流分享，本次分享由赛灵思数据中心产品经理梁晓明介绍Xilinx的视频解决方案，由赛灵思高级策略应用工程师张吉帅以及赛灵思高级现场应用工程师赵春晓来负责答疑环节的问题。