【XDF资料下载】FPGA 在 iFLYTEK 中的研究与应用

judy 在 周二, 02/19/2019 - 17:45 提交

科大讯飞高级架构师江宏武分享FPGA 在 iFLYTEK 中的研究与应用

System Generator从入门到放弃(九)-利用Vivado HLS block实现Vivado HLS调用C/C++代码

judy 在 周二, 02/19/2019 - 17:33 提交

ug948中提供的官方例程为图像的中值滤波，该设计将一副256*256大小的RGB图像，添加噪声后提取出其中的Y通道，使用C++语言完成中值滤波。该设计将在Simulink环境下进行仿真。本次设计的流程是利用Vivado HLS建立C/C++代码，Export RTL–>System Generator–>Vivado。

Vivado使用技巧（25）：Block Synthesis技术

judy 在 周二, 02/19/2019 - 16:54 提交

本文将介绍Vivado提供的块级综合流程（Block Synthesis Flow），允许设计者将某些全局设置和策略应用于特定的层次结构中，且可以与设计中的其它模块不同。

ZynqNet解析（四）FPGA端程序解析

judy 在 周一, 02/18/2019 - 14:50 提交

背景：ZynqNet能在xilinx的FPGA上实现deep compression的网络，FPGA端程序运用传入每层数据运算后存在DRAM上。

目的：读懂ZynqNet的FPGA端的代码。

FPGA端代码经过HLS高层次综合为硬件语言实现在FPGA上。为fpga_top.cpp与fpga_top.hpp

程序包括：
fpga_top
gpool_cache
image_cache
weights_cache
output_cache
processing_element
memory_controller
（数据定义中fpga_top.hpp需要包含了network.hpp与netconfig.hpp）

形象理解深度学习中八大类型卷积

judy 在 周一, 02/18/2019 - 11:21 提交

本文总结了深度学习中常用的八大类型的卷积，以非常形象的方式帮助你建立直觉理解，为你的深度学习提供有益的参考。

【XDF资料下载】用于实时／动态图像处理的 API

judy 在 周一, 02/18/2019 - 09:38 提交

用于实时／动态图像处理的 API

Vivado中coe与mif的区别与联系

匿名 在 周一, 02/18/2019 - 09:30 提交

前几天折腾zynq下bram作为rom使用，初始化rom时需要用到.coe文件，但在vivado中“generate output products”后，还会生成.mif文件，下面看一下两个文件的内容。

【视频】ZF ProAI 带来的 L4 级自动驾驶体验

judy 在 周五, 02/15/2019 - 17:13 提交

本视频演示了运行在赛灵思 Zynq UltraScale+ MPSoC ZU11 性能板上的 ZF ProAI Gen3 平台。该平台是 ZF （采埃孚公司）与赛灵思联合开发。赛灵思处理器为 ZF 平台带来了低延迟、高性能的 AI 计算

关于Vivado2017.4的IFFT的IP核仿真总结【转载】

匿名 在 周五, 02/15/2019 - 11:51 提交

要做无线通信，必定会接触到傅里叶变换，要做傅里叶变换肯定会接触到IFFT变换，它将傅里叶变换的乘法和加法次数极大的缩减，而且在xilinx的IP中有关于IFFT的核，直接调用它可以缩短开发流程。下面开始讲解vivado关于IFFT的IP核运用步骤：

Xilinx ZYNQ UltraScale+系列连载[第二篇]器件概览

judy 在 周五, 02/15/2019 - 10:37 提交

Zynq UltraScale+MPSoC系列器件共有四个大的系列，分别是CG系列、EG系列和EV系列，其中EG系列和EV系列提供汽车级和军品级器件。相较与上一代ZYNQ-7000产品，器件性能优越性主要体现在：