从FPGA说起的深度学习（十）
judy 在 周五, 07/19/2024 - 09:28 提交
在本教程中，旨在加深对深度学习和 FPGA 的理解。
Verilog常用显示任务函数有哪些?
judy 在 周五, 07/19/2024 - 09:20 提交
本文将深入剖析Verilog中的显示任务函数，结合丰富的实例，让大家迅速掌握这些强大的调试助手。
AMD MPSoC PS PCIe 访问PL BRAM的参考设计
judy 在 周四, 07/18/2024 - 17:25 提交
客户要求AMD MPSoC 的 PS 部分的 PCIe 能访问 PL的AXI BRAM。从Avnet 借了 UltraZed Board，得到了Vivado工程。
AMD的这颗芯片，太难了
judy 在 周四, 07/18/2024 - 15:26 提交
十多年后的今天，劳伦斯利弗莫尔国家实验室的“El Capitan”超级计算机即将成为世界上最强大的（已知）超级计算机
从FPGA说起的深度学习（九）- 优化最终章
judy 在 周四, 07/18/2024 - 09:28 提交
在本教程中，我们将介绍使用 FPGA 实现深度学习的技术，深度学习是近年来人工智能领域的热门话题。
FPGA常见面试题总结
judy 在 周四, 07/18/2024 - 09:07 提交
FPGA常见面试题总结
利用强大的软件设计工具为FPGA开发者赋能
judy 在 周三, 07/17/2024 - 16:37 提交
许多嵌入式系统的开发者都对使用基于FPGA的SoC系统感兴趣，但是基于传统HDL硬件描述语言的FPGA开发工具和复杂流程往往会令他们望而却步
可编程逻辑器件适航标准-DO254 VHDL编码规范
judy 在 周三, 07/17/2024 - 16:30 提交
本文汇总了可编程逻辑器件适航标准-DO254 VHDL编码规范
Efinity编译生成文件使用指导
judy 在 周三, 07/17/2024 - 09:52 提交
在outflow <project>.map是网表对FPGA资源的映射。比如gbuf,dspt等原语的是怎样适配的
如何理解FPGA设计中的时钟?
judy 在 周三, 07/17/2024 - 09:37 提交
本文将详细介绍FPGA时钟设计的概念、技巧和优化策略。