MachXO5D-NX：加密敏捷和硬件可信根“双剑合璧”，让网络威胁无处遁形
judy 在 周二, 07/09/2024 - 14:52 提交
MachXO5D-NX-15D/55TD两款产品分别拥有14K/53K逻辑单元密度和16/146个18 X 18乘法器。与MachXO5T-NX FPGA一样，MachXO5D-NX-55TD同样支持PCIe Gen 2硬核模块
Vivado 部分重配置 (PR) 解决方案中使用了哪些类型的比特流？
judy 在 周二, 07/09/2024 - 11:37 提交
在赛灵思器件中为部分重配置编译设计时，会创建不同类型的比特流。本文档为 7 系列和 UltraScale 器件的每种比特流类型定义了术语，并进行了详细说明。
基于FPGA的SD卡读写操作（一）
judy 在 周二, 07/09/2024 - 09:52 提交
本文介绍写SD卡的理论知识，主要包括SD卡分类、容量、速度、管脚、物理结构以及命令控制等。
Verilog中常用编译指令
judy 在 周二, 07/09/2024 - 09:29 提交
本文将详细介绍Verilog中的编译指令，帮助大家更高效地进行硬件设计。
AMD MPSoC PS PCIe作为EP与Host在异常状态下的工作情况
judy 在 周一, 07/08/2024 - 14:44 提交
正常情况下， PCIe EP和Host同时启动，Host给EP提供参考时钟，双方协商后建立PCIe链路。
Serial Rapid-IO Gen2 IP核介绍
judy 在 周一, 07/08/2024 - 11:03 提交
RapidIO 互连架构旨在与最流行的集成通信处理器、主机处理器和网络数字信号处理器兼容，是一种高性能、分组交换互连技术
揭秘ML100：未来高性能计算的核心技术I/O Die
judy 在 周一, 07/08/2024 - 10:41 提交
I/O Die产品ML100结合了UCIe IP和HBM IP，包含16个标准封装的UCIe接口与1个完整的HBM 控制器，其带宽约为1TB/s，与HBM3完美匹配
当FPGA遇见AI，从未设想过的创新由此展开
judy 在 周一, 07/08/2024 - 09:16 提交
ABI Research的数据显示，预计到2024年底，设备端AI推理功能将覆盖60%的设备。但许多可以利用人工智能和机器学习(AI/ML)功能的网络边缘设备
只需三个月—TJ375 从"0"到"1"
judy 在 周五, 07/05/2024 - 16:41 提交
TJ375支持16对16Gbps SerDes接口以及两组PCIE Gen4x4协议接口，为高带宽通信提供充足支撑
免受复杂攻击，构建安全和有弹性的数字生态系统
judy 在 周五, 07/05/2024 - 15:48 提交
在Lattice看来，采用从硬件到软件的多层安全方法，利用现场可编程门阵列(FPGA)技术，对于计算、通信和工业市场的公司来说，有效保护系统免受复杂攻击并符合新要求至关重要。