跨时钟域为什么这么容易出问题？
做FPGA的，大多数人第一次被 CDC（Clock Domain Crossing）教育， 往往不是在仿真阶段，而是在系统已经交付之后。
跨时钟域
异步FIFO设计思路，阅读并理解这篇文章，你可称为异步FIFO大拿
异步FIFO通常用于跨时钟域处理，是逻辑设计常用基础模块
异步FIFO设计前传：同步FIFO的设计思路
FIFO：First in, first out，先进先出；其主要作用是：数据缓存
为什么格雷码可以辅助解决多bit跨时钟域的问题？读完这篇文章，你就会进一步了解事情的本质
格雷码是一种反射二进制码编码方式
FPGA的多bit信号跨时钟域处理方法之一：握手法（必须掌握）
多bit信号跨时钟域的处理方法之一是握手法，也可以称作应答法
FPGA的多bit信号跨时钟域为什么不能使用两级同步打拍处理（面试必问）
多bit信号跨时钟域如何处理呢？为什么不能使用两级打拍的方式呢？
FPGA Base Xilinx跨时钟域宏XPM_CDC
最近看手底下的小伙子们写代码，对于跨时钟域的处理极度的不规范
跨时钟域（CDC）设计方法之单bit信号篇（一）
FPGA内容的设计大都是以同步电路为基础，而同步电路的触发则需要统一时钟。时钟信号彷佛是电路的“心跳”，统一给“被管理的”触发器提供血液
