DDR3 SDRAM IP 的写时序
judy 在 周五, 09/21/2018 - 16:51 提交
作者：OpenSLee ，来源：FPGA开源工作室
1. 背景
这篇文章主要介绍了DDR3IP核的写实现。
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
ZYNQ 高速接口系列（一） PCIe接口
judy 在 周五, 09/21/2018 - 11:49 提交
PCIe 学习笔记
嵌入式工程师常用的CAN总线协议汇总
judy 在 周五, 09/21/2018 - 10:48 提交
本文说的CAN即是一种总线，也是一种协议。因此，我们常听见CAN总线，也常听见CAN协议。
CAN协议和CANOpen协议是两套不同的协议。从软硬件层次来划分，CAN协议属于硬件协议，而CANOpen属于软件协议。
本篇文章先概述一下CAN网络，让大家对CAN总线协议有一个全局的概念，再到底层的CAN总线协议知识。
Vivado使用技巧（17）——创建IBIS模型
judy 在 周五, 09/21/2018 - 09:47 提交
IBIS模型概述
IBIS是一种器件模型标准，允许使用行为模型进行开发，这些行为模型描述了器件内部互联的信号。IBIS模型保留专用的电路信息，不像SPICE这种结构化模型，IBIS模型是基于测量或电路仿真得到的 V/I曲线数据。
用Python 进行深度学习
judy 在 周四, 09/20/2018 - 17:36 提交
摘要： 深度学习背后的主要原因是人工智能应该从人脑中汲取灵感。本文就用一个小例子无死角的介绍一下深度学习！
人脑模拟
利用ZYNQ SOC快速打开算法验证通路（1）——MATLAB浮点数与定点二进制补码互转
judy 在 周四, 09/20/2018 - 17:35 提交
作者：没落骑士
MPSOC之3——centos环境配置及petalinux安装及使用
judy 在 周四, 09/20/2018 - 09:33 提交
作者：liuwanpeng
ubuntu虽然能正常安装，但是build时会出现闪退情况，闪退后一切归零，没啥错误提示，改用centos来安装petalinux。
0.环境
vmware pro 14，centos 7.3
petalinux 2017.2
基于Vivado HLS的Canny算法实时加速设计
judy 在 周三, 09/19/2018 - 17:50 提交
作者：谭检成1，2，吴定祥2，3，李明鑫1，2，唐立军1，2；2018年电子技术应用第9期
Vivado HLS 入门实验
judy 在 周三, 09/19/2018 - 16:48 提交
当我们安装好Vivado 的时候，也同时装好了Vivado HLS.。 这是个什么东西？我就有一种想一探究的感觉。网上一查，Vivado High-Level Synthesis。学习了一段时间的Zynq 7000， 找了一个HLS的教程，就开始了如下入门实验，体验高级语言综合设计IP。Vivado HLS是Xilinx 推出的高层次综合工具，采用C/C++语言进行FPGA设计。
学会System Generator（18）——音频信号采集与输出
judy 在 周三, 09/19/2018 - 09:31 提交
本文是该系列的第18篇。数字信号处理的内容博大精深，音频信号处理、数字图像处理、雷达信号处理等等都属于DSP系统。从本文开始将记录一些简单的音频信号处理算法在System Generator中的实现方法。本文将介绍如何搭建音频信号的采集与输出模型。
音频信号基础概念
音频信号属于一维信号，一些基本概念如下：