【下载】UltraScale架构GTH收发器
demi 在 周四, 01/02/2020 - 12:04 提交
Xilinx® UltraScale™架构是第一个ASIC级架构，可通过智能处理实现每秒数百吉比特的系统性能，同时有效地路由和处理片上数据。
为智能硬件开发者、创客提供有关英特尔嵌入式处理器的相关文档、软件包、开源文档资料
下载中心
【下载】隔离Zynq UltraScale+设备上的安全关键应用
demi 在 周二, 12/31/2019 - 11:17 提交
所有市场的安全性都变得越来越重要。 在Zynq®UltraScale +™平台上使用受信任的执行环境（TEE），通过将安全关键元素与系统的其余部分隔离开来，可以提供主要的安全优势。
【赛灵思开发者大会PPT下载】灵活应变的智能：从射频到核心网
demi 在 周四, 12/26/2019 - 13:00 提交
Adaptable Intelligence:From RF to the Core——灵活应变的智能：从射频到核心网 BY Liam Madden | 执行副总裁&有线及无线事业部 (WWG) 总经理
【赛灵思开发者大会PPT下载】赛灵思：创新的驱动力
demi 在 周二, 12/24/2019 - 09:17 提交
Your Innovation Powered by Xilinx——赛灵思：创新的驱动力 BY Victor Peng | CEO 行政执行总裁
【赛灵思开发者大会PPT下载】隆重介绍 Vitis 统一软件平台
demi 在 周五, 12/20/2019 - 16:42 提交
Introducing the Vitis Unified Software Platform
隆重介绍 Vitis 统一软件平台
【下载】Zynq UltraScale + MPSoC软件开发人员指南
demi 在 周一, 12/16/2019 - 15:42 提交
本文档提供了为Xilinx®Zynq®UltraScale +™MPSoC器件设计和开发系统软件和应用程序所需的以软件为中心的信息。
【下载】UltraScale Architecture PCB Design
demi 在 周二, 12/10/2019 - 17:25 提交
描述使用UltraScale™和UltraScale +™器件进行PCB和接口级设计的策略。
【下载】赛灵思 HDMI IP 核——HDMI 1.4/2.0 TX Subsystem
demi 在 周二, 11/26/2019 - 11:49 提交
HDMI 1.4 / 2.0发送器子系统是一个分层IP，它捆绑了一组HDMI™IP子核心并将其输出为单个IP。 它是一个现成的即用型HDMI 1.4 / 2.0发送器子系统，无需手动组装子核心即可创建可用的HDMI系统。
【下载】UltraScale FPGA收发器向导
demi 在 周五, 11/22/2019 - 11:14 提交
UltraScale™FPGA收发器向导用于配置和简化Xilinx®UltraScale或UltraScale +™器件中一个或多个串行收发器的使用。
【下载】基于PS和PL的1G / 10G以太网解决方案
demi 在 周一, 11/18/2019 - 14:54 提交
本应用笔记重点介绍使用Zynq®UltraScale +™器件的基于以太网的设计。它描述了通过扩展的多路复用I / O（EMIO）和多路复用I / O（MIO）接口在处理系统（PS）中可用的千兆以太网控制器（GEM）的用法。它还描述了使用可编程逻辑（PL）中的高速收发器使用1000BASE-X，SGMII和10GBASE-R物理接口。