AI 助力的图像合规审查系统
judy 在 周二, 07/07/2020 - 09:58 提交
移动互联网时代,每时每刻都在产生大量的图像和视频内容,内容提供商面临的主要问题是如何实现对内容的有效过滤,避免不允许的内容被公开。睿视演示了一种基于AI+FPGA的图像过滤方法,使用Xilinx Alveo加速器卡对特定图片/视频内容进行有效实时过滤。
为智能硬件开发者、创客提供有关英特尔嵌入式处理器的相关文档、软件包、开源文档资料
移动互联网时代,每时每刻都在产生大量的图像和视频内容,内容提供商面临的主要问题是如何实现对内容的有效过滤,避免不允许的内容被公开。睿视演示了一种基于AI+FPGA的图像过滤方法,使用Xilinx Alveo加速器卡对特定图片/视频内容进行有效实时过滤。
本手册描述了 Xilinx Alveo U30 数据中心加速器卡的规格。
本指南提供新版本的 Vivado® Design Suite 概述,包括有关新增功能和功能变更信息、软件安装需求以及许可信息。其中还提供了已知问题列表,并包含指向可提供最新信息的答复记录的链接。
本文档摘自 UG1416 中的“Bootgen 工具”章节,描述了如何为 Zynq®-7000 SoC、7 系列 FPGA 和 Versal™ ACAP 器件生成启动镜像。
Xilinx 功耗估计器 (XPE) 是一个基于电子数据表的工具,旨在帮助您进行功耗估算。XPE 可在设计周期的任何阶段估算设计功耗。它将通过简单的设计向导来获取设计信息,同时对这些信息进行分析并提供详尽的功耗和热性能信息。
本文演示了使用Vivado®Design Suite和Vitis™软件平台构建基于Zynq®-7000SoC处理器的嵌入式设计。提供有效的嵌入式系统设计教程。
本白皮书探讨如何将 Xilinx® Vivado® HLS 环境中开发的现有 HLS 设计移植到 Mentor 的 Catapult® HLS 平台中。
本文演示了使用Vivado设计套件和Xilinx软件开发套件构建基于Zynq UltraScale + MPSoC处理器的嵌入式设计。提供有效的嵌入式系统设计的动手教程。
PetaLinux是一个开发和构建环境,可自动执行许多任务,以完成在Zynq®-7000SoC和Xilinx®7系列FPGA上启动嵌入式Linux。本指南包含有关构成PetaLinux工具环境的各种工具的详细信息。
本指南为 Zynq-7000 AP SoC、Zynq® Ultrascale+™ MPSoC 和 MicroBlaze™ 器件在 Xilinx® 虚拟仿真平台 (QEMU) 上进行软件开发提供了全面的指导。包括入门和快速参考信息,以及如何调试和创建QEMU启动映像的信息。