视频

地理图像分析管道处理比 CPU / GPU 解决方案快 500 倍。

每美元的可视搜索吞吐量比 Amazon EC2 G4 实例快 10 倍。

使用 Bigstream 将 Apache Spark 工作负载加速多达 10 倍

详细了解基于 Zynq UltraScale+ MPSoC 视频编解码器单元 (VCU) ROI 的编码参考设计的系统与硬件架构。 在详细了解硬件架构之前，先大概了解一下系统架构。 最后将介绍用于启动参考设计的资源。

详细了解基于 Zynq UltraScale+ MPSoC 视频编解码器单元 (VCU) ROI 的编码参考设计的软件架构。 首先，我们将讨论 Xilinx 视频和连接 IP 支持堆栈， 接着，视频将描述 VCU ROI 应用程序的软件堆栈，并详细讨论 Gstreamer 流输出管道、以及 ROI GStreamer 插件和 Gstreamer 流输入管道。 最后将介绍用于启动参考设计的资源。

了解如何使用 Zynq UltraScale + MPSoC 视频编解码器单元 (VCU) 中实现的基于感兴趣区域（ROI）的编码来最大化广播带宽。 我们将从广播带宽问题的简短讨论开始， 然后展示使用 Xilinx 视频编解码器单元，将基于区域的编码作为解决方案。

本视频为大家详细介绍了 Vitis 加速库，讲解库的构成和分类，以及如何在 Vitis 开发环境及 Xilinx 硬件平台上分层应用最适合的 Vitis 加速库。我们还会以 Alveo U50 加速卡为例，选取 Vitis 加速库中的一个压缩算法 Zlib 为例，详细介绍算法的构成、性能，并实例展示如何在 U50 板卡上实现 Vitis Zlib 算法库。

在 SC20 超级计算虚拟会议上，Xilinx 将进行一项技术演示，展示将 Xilinx Alveo 加速器卡集成到 AMD ROCm 运行时堆栈中。该技术预演基于 AMD 在高性能计算技术方面的领先地位，特别是利用用户模式排队和共享虚拟内存，可为 Alveo 加速器提供直接、低延迟的工作分配。

在本演示中，我们将为您展示 Xilinx 自适应 RF IP 如何借助 Texas Instruments 射频收发器和 Skyworks SKY66318-21 28dBm PA 实现扩展以解决一些最具挑战性的 4G 和 5G 用例。

SmartCamera + 是一个演示平台，用于使用 Xilinx Zynq UltraScale + ZU4EV MPSoC 演示 AI 驱动的智能相机。与 ON Semiconductor 合作开发的 SmartCamera+ 是一个 PoC 系统，它集成了 AR1335 4K 图像传感器，并支持面部检测和多种输出标准。