跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事

ZCU106

利用Vitis开发基于ZCU106的神经网络加速器(一)——Vitis概述及XRT编译

guanxiao_505740 提交于

毕设要用到Xilinx家的ZCU106这块板子,了解到最近Xilinx统一了Vivado,XilinxSDK,并集成了常用开源IP核,推出了Vitis统一软件平台,使我们不再需要关注底层的Verilog实现,因此尝试使用Vitis开发一个神经网络加速器,作为毕设的基础。

基于ZCU106来实现PL PCIE Tandem PROM功能,从而满足100MS之内主板能识别PCIE接口

judy /

现在大规模FPGA的bitstream比较大导致板卡从上电到FPGA配置完成的时间远远超过100MS的要求,从而电脑端无法正常识别到PCIE设备。为此Xilinx的PCIE Tandem功能是专为满足PCIe设备在100ms之内枚举起来要求而设计的。

【工程师分享】ZCU106在PLDDR实现超低延时编码

judy /

Xilinx提供超低延时编解码方案,在ZCU106单板上可以验证。文档MPSoC VCU TRD 2020.2 Low Latency XV20 提供了详细命令。缺省情况下,编码使用的是PS DDR。如果PS DDR已经被其它应用占用,也可以让编码使用的PL DDR。在VCU TRD 2020.2的例子zcu106_llp2_xv20基础上,做如下更改,可以实现使用PL DDR编码。

【视频】最大化广播带宽:基于感兴趣区域(ROI)的编码

judy /

了解如何使用 Zynq UltraScale + MPSoC 视频编解码器单元 (VCU) 中实现的基于感兴趣区域(ROI)的编码来最大化广播带宽。 我们将从广播带宽问题的简短讨论开始, 然后展示使用 Xilinx 视频编解码器单元,将基于区域的编码作为解决方案。