文章转载自：XILINX技术社区微信公众号
上期我们分享了王伟老师的技术文章解析（上）
本期将会给大家带来下集解析，Ultra96v2petalinux 2019.2软件平台设计与调试和Vitis AI Linux加速平台的介绍。
《含Wifi和DPU功能的Ultra96v2 Vitis AI Linux加速平台的设计与制作》-下
第二部分...
技术
作者：付汉杰，hankf@xilinx.com，文章转载自：博客园
有些应用中，单板没有DDR，OCM又不够存储所有数据和指令。这种情况下，Xilinx提供了参考设计Zynq-7000 AP SoC Boot - Booting and Running Without External Memory，把代码和只读数据放在QSPI Flash中运行程序，这就是execute in place...
作者：安平博，Xilinx高级工程师；来源：AI加速微信公众号
在仿真验证中，SV语言不能很好的描述复杂的计算或者流程关系，使用软件语言（比如C）就比较方便。那么当我们使用C描述了这些关系后，如何在基于SV的仿真环境中使用呢？有两种方式，一种是将C编译为可执行文件，利用系统函数进行调用。另外一种方式利用SV提供的 DPI-C接口。第一种方式并不是严格意义上的SV和C的对接，...
本文转载自： XILINX技术社区微信公众号
来源：开发者投稿 北邮世纪学院 徐知劼
赛灵思鼓励高校相关专业或有兴趣了解FPGA及其各类开发平台与设计工具的同学积极参与开源项目，我们会一如既往地从技术与产品角度给予大力支持。欢迎与我们分享您的开发心得与技术观点。投稿请发送至邮箱 cncrc@xilinx.com ，咨询请至留言板。
1. 初识XILINX...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
更改VCU TRD PetaLinux工程的XSA/HDF文件后，编译失败。错误信息类似如下：
Error: build/tmp/work/plnx_zynqmp-xilinx-linux/device-tree/xilinx-v2019.2+gitAUTOINC+a8b39cf536-r0/system...
Zynq UltraScale+ MPSoC 启动时间估算器电子表显示，QSPI 的闪存频率为 13.89MHz。
如何达到该频率？
解决方案
首先，在不加载 QSPI 映像的情况下，在 QSPI 启动模式下引导 ZCU102 电路板，然后读取以下寄存器：
IOPLL_CTRL (CRL_APB) @oxFF5E0020:
FBDIV = 0x32 (50)...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
可以使用EGL Pixmap例子测试MPSoC GPU性能。运行EGL Pixmap，要使用fbdev作为egl backend。
在 /project-spec/meta-user/conf/petalinuxbsp.conf里添加下列内容，再编译。
MALI_BACKEND_DEFAULT...
随着现代图像及视频处理技术的不断发展，人们对图像处理提出了新的要求，最近几年，图像的分辨率和扫描频率都有了较大范围的提升，1080P分辨率的视频已经非常流行，2K甚至4K分辨率的图像也在火热发展中。
基于软件的图像处理方法存在着一些局限性，尤其是计算速度和算法效率方面。所以大家很自然的就想到了FPGA作为嵌入式图像应用的平台。许多图像处理本身就是并行计算的，并且FPGA的编程硬件，...
1.案例说明
(1) PL端接入CameraLink相机，通过Base模式采集图像（1280*1024），然后通过VDMA缓存到PS端DDR。
(2) 使用AXI4-Stream Switch IP核将图像复分成两路，一路用于边缘检测处理（Sobel算法），另一路直接回显。
(3) 利用Video Mixer IP核将图像叠加，通过HDMI输出原始图像或者算法处理后的图像...
作者：安平博，Xilinx高级工程师；来源：AI加速微信公众号
引言
随着人工智能和5G的兴起，数据处理对芯片的算力和带宽要求更高。为了布局未来，助力人工智能和5G，赛灵思也推出了自己的FPGA加速芯片-ACAP。ACAP是一款基于7nm工艺，集成了通用处理器（PS），FPGA（PL），math engine以及network-on-chip的革命性芯片。特别是新增的ME结构，...
本文转载自： PYNQ开源社区微信公众号
注：如您有RISC-V教学支持需求(课件，平台，师资培训等)，欢迎联系 xup_china@xilinx.com
Overlay 简介
RISC-V-On-PYNQ Overlay实现了在PYNQ-Z2板上的RISC-V处理器及工具链集成，并提供了完整的RISC-V源码与设计流程，得益于PYNQ软件框架，其支持在Jupyter...
本文转载自： XILINX技术社区微信公众号
本篇是由来自日本 PALTEK 公司的泷泽雅治 (Masaharu Takizawa) 撰写的特邀博文。
本篇博文涵盖了配置设备树以将外设和第三方应用详细信息添加到 PetaLinux 工程中的基本流程。
在某些情况下，设备树无法生成相关外设所需的所有必需信息，例如，以太网 PHY 信息。
在此类情况下，...
本文转载自： PYNQ开源社区
成为公民科学家不是梦！闲置的计算资源不仅用于精确地建模重要蛋白质的结构，还用于设计新蛋白质，让我们一起参与抗击COVID-19！
还记得Foldit这个蛋白质折叠电子游戏吗，通过游戏的方式让成千上万的游戏玩家参与到蛋白质折叠的设计中，分析甚至创造出新的蛋白质。这款游戏2008年就已问世，研发这款游戏的三位主角分别是华盛顿大学的计算机专家Zoran...
作者：范龙飞 来源：MYMINIEYE微信公众号
FPGA中DSP资源是宝贵的且有限，我们在计算大位宽的指数、复数乘法、累加、累乘等运算时都会用到DSP资源，如果我们不了解底层的DSP特性，很多设计可能都无法进行。逻辑综合往往是不可控的，为了能够充分利用DSP资源，我们需要对DSP48E1有所了解。
1.DSP48E1介绍
DSP48E1是7系列的最小计算单元，...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
PetaLinux以前的版本中，在project-spec/meta-user/conf/petalinuxbsp.conf里添加MALI_BACKEND_DEFAULT = "wayland"”，在编译时选择图形backend。
在PetaLinux 2019.1里，默认集成多个图形backend。...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
1. 问题
在Ubuntu 16.04安装Vitis 2019.2失败，收到错误信息。
Ubuntu 16.04安装Vivado 2019.2失败错误信息
2. 硬盘大小
检查硬盘大小，系统盘还有168G，安装目录/opt/Xilinx还有587G，都有足够大小。
$ df -h...
作者：咸鱼FPGA 文章来源：FPGA开源工作室
心跳包就是在客户端和服务器间定时通知对方自己状态的一个自己定义的命令字，按照一定的时间间隔发送，类似于心跳，所以叫做心跳包。心跳包在GPRS通信和CDMA通信的应用方面使用非常广泛。数据网关会定时清理没有数据的路由，心跳包通常设定在30-40秒之间。所谓的心跳包就是客户端定时发送简单的信息给服务器端告诉它我还在而已。...
本答复记录涵盖在 HyperLynx 中创建 IBIS-AMI 仿真测试平台的步骤。
以 UltraScale+ GTY IBIS-AMI 模型为例。
本教程使用 HyperLynx VX.2.4。
解决方案
1) 请从专区下载最新的 IBIS-AMI 模型
UltraScale+ GTH/GTY/GTR：https://china.xilinx.com/member/...
机器视觉系统中，镜头相当于人的眼睛，其主要作用是将目标的光学图像聚焦在图像传感器（相机）的光敏面阵上。视觉系统处理的所有图像信息均通过镜头得到，镜头的质量直接影响到视觉系统的整体性能。下面对机器视觉工业镜头的相关专业术语做以详解。
一、失真
可分为枕形失真和桶形失真，如下图示：
二、电视失真
实际边长的歪曲形状与理想的形状的百分比算出的值。
三、...
1. Author
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
2. 概述
Xilinx提供了完整的V4L2的驱动程序，Xilinx V4L2 driver。处于最顶层的驱动程序是V4L2框架的视频管道（Video pipeline）驱动程序，也叫桥驱动程序（bridge driver），主要代码在文件xilinx-vipp.c中。在V4L2框架中，...
作者：许赛飞 ，来源：MYMINIEYE微信公众号
对于FPGA开发而言，仿真是开发流程中必不可少的一步，也是非常重要的一步，仿真是将RTL代码模拟运行，得到module中信号波形，再进行功能分析的过程。强大的功能与速度兼具的modelsim仿真就是你开发过程的最合适的选择了，下面我以简单的24进制计数器带各位熟悉modelsim仿真流程及波形。
一、新建工作库Library...
作者：Clive "Max" Maxfield，Digi-Key北美编辑
文章转载自：Digikey官网
现场可编程门阵列 (FPGA) 具有诸多特性，无论是单独使用，抑或采用多样化架构，皆可作为宝贵的计算资产；但是许多设计人员并不熟悉 FPGA，亦不清楚如何将这类器件整合到设计中。解决办法之一是深入研究主要供应商提供的 FPGA 架构及相关工具；本文则从 Xilinx...
有两种方法可以将 Alveo 数据中心加速卡上 Quad SPI 部件的内容还原为出厂映像。
本答复提供一般性说明，以及带逐步说明的文档的参考。
Alveo 数据中心加速卡通过 Xilinx Runtime 环境重置：
选项 1:
所需工具：Xilinx Runtime 2019.1 或更新版本，安装在支持 Alveo 数据中心加速卡的系统上。
如果...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
有些应用中，单板没有DDR，OCM又不够存储所有数据和指令。这种情况下，Xilinx提供了参考设计Zynq-7000 AP SoC Boot - Booting and Running Without External Memory，把代码和只读数据放在QSPI Flash中运行程序，这就是execute in...
作者：范龙飞 来源：MYMINIEYE微信公众号
1.数字下变频介绍
数字下变频是一种广泛应用于数字无线电接收机的数字信号处理技术，其主要目的是经过数字混频将A/D转换输出的中频信号搬移至基带，然后通过滤波，抽取完成信道提取的任务，如下所示：
主要的电路模块由四部分组成：数控震荡、数字混频、数字滤波、采样抽取。
2.matlab结果
(1...
作者：碎碎思 文章来源：OpenFPGA微信公众号
GMII、SGMII和SerDes的区别和联系？
GMII和SGMII区别，上一篇已经介绍了，这一篇重点介绍SGMII和SerDes区别。
GMII和SGMII
SGMII接口
SGMII和SerDes
终于到了今天的猪脚-SerDes，为什么拿SGMII和SerDes进行对比，主要原因是，...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
Xilinx的SoC在业界应用非常广泛。对应的开发工具SDK也很成熟。在SDK里，每一个baremetal工程，对应一个BSP工程，它包含一些Xilinx提供的公共模块，比如硬件的驱动、freertos、LWIP等。在BSP工程的右键菜单中，选择BSP setting，可以配置BSP工程包含的的公共模块...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
某些应用程序小，可以全部放在Zynq-7000的256KB OCM上运行。这时，修改FSBL，可以把APP和FSBL编译成一个可执行文件，FSBL初始化硬件后，就直接运行应用程序。
这种情况下，单板没有DDR。
1. DDR
缺省的FSBL，...
本设计咨询主要面向 7 系列和 Virtex-6 FPGA，其中包含赛灵思针对 2020 年 4 月 15 日发布的一篇有关破解比特流加密的文章的回应，详情将于“USENIX Security 2020”大会上发表。
如需了解如何注册接收新设计咨询通知的更多信息，请参阅 （赛灵思答复记录 18683）。
解决方案
7 系列 FPGA
作者成功利用了 AES-CBC...
作者：品客， 文章转载自：PYNQ开源社区
图像处理算法在各种场景中都有广泛应用，借助于FPGA并行计算的优势可以将算法性能有效提升，但为了提升系统整体性能，仅仅提升某一部分的性能是不够的，一个好的方法是在FPGA内实现全部视频输入输出接口和图像算法的完整通路。本Overlay的视频输入来自OV5640摄像头，包含多个可任意切换的图像处理算法，并包含了一个HDMI输出接口显示处理结果...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
PetaLinux环境下，也可以使用Yocto/openembedded的bitbake。Xilinx ug1144有详细说明。
为了方便，我编写了以下脚本，导入bitbake需要的环境。将下列脚本保存为sh文件，使用source导入，之后就能使用bitbake。...
作者：Praveen Venugopal
注意：本文转载自赛灵思中文社区论坛，所有内容皆来源于Xilinx工程师，如需转载，请写明出处作者及赛灵思论坛链接并发邮件至cncrc@xilinx.com，未经Xilinx及著作权人许可，禁止用作商业用途
何谓 I2C？
在本文中，您将了解有关内部集成电路总线（I2C 或 IIC）的基础知识以及将此协议总线应用于短距离通信的方法。...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
1. 介绍
Vitis是Xilinx新推出的统一软件平台，可实现在 Xilinx 所有芯片（包括 FPGA、SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。Xilinx主要宣传Vitis可以为异构平台的应用实现加速。其实，Vitis也能完美的支持嵌入式软件开发。...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
Xilinx SDK Flash Programmer 支持Flash烧写。但是市场上Flash型号众多。不是所有的Flash型号，Xilinx SDK Flash Programmer都支持。如果遇到不支持的Flash型号，可以自己通过U-Boot实现一个简易的Flash Programmer。...
作者：范龙飞，来源：MYMINIEYE微信公众号
在Xinlinx的ZYNQ中，拥有ARM+FPGA这种架构，每款产品均带有双精度浮点的双核ARMCortex-A9MPCore处理系统，ARM(PS端)具有比较强的事务管理功能，可以用来跑界面以及应用程序等，其优势主要体现在控制方面，里面整合了很多现成的硬件资源供编程调用。FPGA(PL端)灵活性强，拥有更大的并行度和计算能力，...
文章转载自： XILINX技术社区
引言
在某些情况下，通过嗅探 AXI 接口来分析其中正在发生的传输事务是很有用的。在本文中，我将为大家演示如何创建基本 AXI4-Lite Sniffer IP 以对特定地址上正在发生的读写传输事务进行计数。
首先，编写 HDL (Verilog) 代码，然后将其封装为 IP，最后将此 IP 添加到 IP IntegratorBlock...
作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛
Xilinx文件基本都放在国外的服务器上。如果直接使用浏览器下载，在国内下载，速度一般比较慢。如果超过时间没有下载完，连接还会失效，导致反复下载也不能成功，成功率比较低。
为了提升Xilinx文件下载速度和可靠性的办法，建议使用专门的下载工具。先在xilinx下载网站登录，使用浏览器下载指定文件，...
作者：许赛飞 ，文章来源：MYMINIEYE微信公众号
CLB是指可编程逻辑功能块（Configurable Logic Blocks）,顾名思义就是可编程的数字逻辑电路。CLB是FPGA内的三个基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都可配置，在Xilinx公司的FPGA器件中，CLB由2个...
本文转载自： PYNQ开源社区微信公众号
近来卷积神经网络（CNN）的研究十分热门。CNN发展的一个瓶颈就是它需要非常庞大的运算量，在实时性上有一定问题。而FPGA具有灵活、可配置和适合高并行度计算的优点，十分适合部署CNN。
快速开始
环境需求PYNQ v2.4，Python 3.6.5。
需要安装caffe和Lasagne这两个计算平台。...
本文转载自： XILINX技术社区
在 AXI 基础第 2 讲 一文中，曾提到赛灵思 Verification IP (AXI VIP) 可用作为 AXI 协议检查工具。在本次第4讲中，我们将来了解下如何使用它在 AXI4 (Full) 主接口中执行验证（和查找错误）。
1. 下载设计文件（请输入以下网址进行下载
https://forums.xilinx.com/xlnx/...
作者：安平博，Xilinx高级工程师；来源：AI加速微信公众号
神经网络加速器基本上是一个中介拓扑架构的神经网络加速器，其通过指令解析模块将不同指令分发到不同的数据处理模块。这些数据处理模块共享片上的存储。这种结构的优点有：
1） 结构简单，控制起来容易。对应每个数据处理模块都对应一个复杂指令，在进行神经网络加速的时候，只需要根据神经网络的中的不同数据计算部分，...
作者：范龙飞 ，文章来源：MYMINIEYE
1.FFT变换的基本原理
傅立叶变换是数字信号处理领域一种很重要的算法，可以将一个信号从时域变换到频域。傅立叶原理表明：任何连续测量的时序或信号，都可以表示为不同频率的正弦波信号的无限叠加。
根据原信号的不同类型，傅里叶变换可以分为四种类别：
(1)非周期性连续信号傅里叶变换...
文章转载自：XILINX技术社区微信公众号
在这篇新博文中，我们来聊一聊如何将 AXI VIP 添加到 Vivado 工程中，并对 AXI4-Lite 接口进行仿真。随后，我们将在仿真波形窗口中讲解用于AXI4-Lite 传输事务的信号。
使用 AXI VIP 作为 AXI4-Lite 主接口（教程）
1. 下载设计文件（本文附件）
2. 打开 Vivado...
作者：范龙飞 ，文章来源：MYMINIEYE微信公众号
一.LDPC编码介绍
1.为什么要用LDPC编码，LDPC编码相对其他编码的好处
LDPC(低密度奇偶检验)码是由稀疏校验矩阵定义的线性分组码，具有能够逼近香农极限的优良特性，其描述简单，具有较大的灵活性和较低的差错误码特性，可实现并行操作，译码复杂度低，适合硬件实现，吞吐量大，极具高速译码的潜力，...
本文转载自： PYNQ开源社区微信公众号
本项目介绍了Sense HAT在PYNQ上的使用。Sense HAT是是为树莓派设计的集成外设板，包含了惯性传感器、湿度温度传感器、气压传感器和一个8×8LED矩阵。这些外设通过I2C总线利用不同设备地址来访问。本项目分成三个部分介绍：LED矩阵显示字符、温度气压传感器读取和惯性传感器数据读取。
快速开始...
文章转载自：XILINX技术社区微信公众号
赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 AXI Protocol Checker 来使用。
此 IP 只是仿真 IP，将不进行综合（它将在 Pass-through 配置中被连线所替代）。
AXI VIP IP 核用途如下...
周丽娜（Ally Zhou）女士拥有十多年 FPGA 设计、EDA 工具和多年客户支持的经验。Ally 曾先后在同济大学，芬兰米凯利理工学院和复旦大学求学，获得工学硕士学位。加入赛灵思公司之前，曾在 Synopsys 工作，主要负责 FPGA 综合和 ASIC 原型验证方案的支持。
赛灵思技术市场专家周丽娜（Ally Zhou）
在本篇文章中，我们将介绍如何使用 Vitis 在...
作者：林志文，林志贤，郭太良，林珊玲；来源：2020年电子技术应用第2期
摘要： 针对卷积神经网络(CNN)在通用CPU以及GPU平台上推断速度慢、功耗大的问题，采用FPGA平台设计了并行化的卷积神经网络推断系统。通过运算资源重用、并行处理数据和流水线设计，并利用全连接层的稀疏性设计稀疏矩阵乘法器，大大提高运算速度，减少资源的使用。系统测试使用ORL人脸数据库，实验结果表明，在100...
注：案例来源于PYNQ社区，如果你有好玩的基于PYNQ的项目，欢迎投稿分享：pynq_china@xilinx.com
PYNQ Overlay 发布工具 PyPI
作为Python的官方第三方软件存储库PyPI，目前已将超过222,000个项目收纳囊中，PYNQ作为一款将Python开发语言与FPGA硬件设计完美衔接的产品，自然也是迫不及待地入住PyPI。...
作者：安平博，Xilinx高级工程师；来源：AI加速微信公众号
引言
神经网络中涉及到大量的张量运算，比如卷积，矩阵乘法，向量点乘，求和等。神经网络加速器就是针对张量运算来设计的。一个神经网络加速器通常都包含一个张量计算阵列，以及数据收发控制，共同来完成诸如矩阵乘法，卷积等计算任务。运算灵活多变的特性和硬件的固定架构产生了矛盾，这个矛盾造成了利用硬件执行计算任务的算法多变性。...