技术

什么是EasyDL？ EasyDL是百度大脑推出的定制化AI训练及服务平台，支持面向各行各业有定制AI需求的企业用户及开发者使用。支持从数据管理与数据标注、模型训练、模型部署一站式AI开发流程，通过原始图片、文本、音频、视频类数据经过EasyDL加工、学习、部署可发布为公有云API、设备端SDK、本地化部署及软硬一体产品。 百度大脑EasyDL怎么玩转AI？ 01....

作者：范龙飞 文章来源：MYMINIEYE微信公众号 1.FSK信号的解调原理 FSK信号的解调也有非相干和相干两种，FSK信号可以看作是用两个频率源交替传输得到的，所以FSK的接收机由两个并联的ASK接收机组成。 (1)相干解调 相干解调是利用乘法器，输入一路与载频相干的参考信号与载频相乘，通过低通滤波，滤除高频信号，即得原始信号，FSK经过带通滤波之后，...

作者：范龙飞 ，文章来源：MYMINIEYE 一 .滤波器介绍 滤波器是一种用来减少，消除干扰的电器部件，有对特定频率的频点或该频点以外的频率信号进行有效滤除，从而实现消除干扰、获取特定频率信号的功能。数字滤波器相比模拟滤波器，有着更高的精度、信噪比、无可比拟的可靠性。 FIR，IIR是数字滤波器中最常见的两种滤波器。FIR滤波器是有限冲击响应，最主要特点是没有反馈回路，...

本文转载自： XILINX技术社区微信公众号 本篇博文将为您演示如何创建 AXI CDMA Linux 用户空间示例应用。 示例设计将在 Zynq UltraScale+ RFSoC ZCU111 评估板上实现通过 AXI CDMA 把数据从 PS DDR 传输至 AXI BRAM。 适用平台 Vivado 和 PetaLinux 2019.2。 Zynq...

介 绍 对实时视频流的需求给视频服务提供商带来了严峻挑战，因为他们必须在管理基础设施和互联网带宽运营成本的同时，还要为客户提供高质量体验。鉴于视频转换的计算强度，转码不断推升对灵活应变硬件加速的需求。 如今，视频服务提供商运用新一代压缩标准和自适应比特率 (ABR) 视频流协议，在保障高质量视频分发的同时对带宽进行管理。然而，两种方法虽都能降低比特率，但却会提高计算的复杂性。...

导 读 近日，赛灵思发布重磅消息，同时推出两款易于扩展的、超高密度视频转码专用视频实时转码一体机。基于新型的赛灵思实时服务器（ Xilinx RT Server）参考架构，两大全新一体机将双管齐下，助力当今服务提供商以每通道最低成本提供视频质量和比特率优化的多种类型应用。自本期开始，我们将通过一系列解密文章，为您揭开这一与众不同的实时转码一体机... 方案介绍...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 一个工程师打算在命令行里编译Xilinx SDK工程，以便集成进入其它自动化构建工具。Xilinx SDK工程都支持在命令行编译。在命令行里编译Xilinx SDK工程前，需要执行call C:/Xilinx/SDK/2019.1/settings64.bat，设置编译环境。...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 MPSoC A53执行的第一条代码定义在BSP工程的目录\psu_cortexa53_0\libsrc\standalone_v7_0\src\asm_vectors.S里。 去掉Xen相关代码后，简化如下： .org 0 .section .vectors, "a"...

概述 Zynq® UltraScale+™ MPSoC 系列基于 Xilinx® UltraScale™ MPSoC 架构，在单个器件中集成了功能丰富的、基于 ARM 的 64 位四核或双核处理系统 (PS) 和 Xilinx 可编程逻辑 (PL) UltraScale 架构。此外，还包括片上存储器、多端口外部存储器接口以及丰富的外设接口，尤其是 16.3 Gbps GTH 收发器，...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 MPSoC EV 系列支持H.265编解码。在规格中，1080p编解码都可以达到8路1080p30，总体相当于1080p240。使用2018.3 VCU TRD 实际测试，性能更好。按如下测试，编码每路的帧率达到达到45，总体相当于1080p350；解码总体相当于1080p390。编码时，每路的CPU负载在15...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 1. MicroBlaze AXI访问返回DECODE1C 在ZC702单板上，MicroBlaze通过IC/DC端口连接到PS S_AXI_GP0，MicroBlaze读取OCM，得到值DECODE1C。 DECODE1C is returned by the AXI Interconnect if it...

作者：Parker Holloway,来源：赛灵思中文社区论坛 Parker Holloway 在赛灵思工作仅有一年多的时间，他专注于边缘平台和加速设计工作。他对这些主题的关注来自于对 FPGA 和 ACAP 器件上以软件为中心的算法设计方法的兴趣，尤其是在计算机视觉和机器人领域。Parker 毕业于南卫理公会大学，居住在得克萨斯州达拉斯 。 导读 Ultra 96™...

作者：付汉杰，hankf@xilinx.com，文章转载自：博客园 1. Vivado里关闭R5/A53/GPU 有些应用中，需要降低Xilinx MPSoC的功耗。缺省设置中，R5/GPU都被使能。如果需要省电，可以在Vivado里关闭R5/GPU。步骤如下： 选中 MPSoC IP，在右键菜单中选择Block Properties. 在窗口Block Properties中，...

作者：范龙飞 ，文章来源：MYMINIEYE微信公众号 1. ASK信号的解调原理 振幅键控信号的解调主要有包络检波和同步检测两种方法，后者又被称为相干解调。 (1)相干解调 相干检测器组成的原理如下所示： ASK相干解调原理 由图可知，输入信号和相干载波在乘法器中相乘，然后由低通滤波滤除所需要的基带波形，然后通过判决输出解调后的基带数据，...

作者：付汉杰，hankf@xilinx.com，文章转载自：博客园 运行 Xilinx Low Latency PL DDR XV20 HDMI Video Capture and Display，可以测试HDMI输入输出，和VCU的低延时编码。Xilinx wiki的文章MPSoC VCU TRD 2019.2 - Xilinx Low Latency PL DDR XV20 HDMI...

作者：付汉杰，hankf@xilinx.com，文章转载自：博客园 1. Linux的非对齐访问 Linux下，可以在设备树里保留一段内存，留给用户自己管理和使用，Linux保证不会使用保留内存。在使用中，有人发现，保留内存不能使用非对齐的方式访问。 经研究，如果在保留内存时，声明了“no-map”属性，Linux会把这段内存映射为strongly order模式，...

作者：黄玉栋，北京邮电大学网络与交换国家重点实验室研一在读，研究方向为未来网络体系架构，确定性网络，邮箱地址: hyduni@163.com。 什么是时延敏感网络 时延敏感网络（TSN, Time Sensitive Network）是指能保证时延敏感流的服务质量，实现低时延、低抖动和零丢包率的网络。 时延敏感流可分为周期时延敏感流（PTS, Periodic Time...

作者：付汉杰，hankf@xilinx.com，文章转载自：博客园 MPSoC 为PL提供了96个GPIO，通过EMIO管脚链接到PL。 普通PL设计，一般只会用到几个GPIO管脚。可以使用Vivado IPI中的Slice IP， 从其中分出指定数量的管脚。 Slice配置界面 上图中，输入宽度是95，因为pl_reset占用率一个管脚。...

随着赛灵思 Alveo 自适应计算加速卡的发布，数据中心各种工作负载开启了自适应计算加速的历程。本期小编特整理了有关 Alveo 的一批中文文档，以供各位随时下载和查阅。 下载方式见文末。 常用文档列表（全中文） UG1301 - Alveo 数据中心加速器卡入门指南 (中文版) (v1.4) UG1370 - Alveo U50 数据中心加速器卡安装指南 (中文版) (...

作者：浙江大学博士生导师王则可博士， 文章转载自：网络交换FPGA微信公众号 本文是第一篇详细介绍HBM在FPGA上性能实测结果的顶会论文（FCCM2020，Shuhai: Benchmarking High Bandwidth Memory on FPGAs），作者是浙江大学王则可博士！感谢王则可博士允许本公众号转载该论文的中文译文。论文给出了FPGA上HBM可提供高达425GB/...

文章转载自：PYNQ开源社区微信公众号 本案例来源于第三届全国大学生FPGA创新设计竞赛中江南大学的OpenHEC lab团队，他们的作品基于PYNQ开源软件框架。PYNQ框架提供了完整的访问FPGA资源的Python library，通过高层次的封装，让开发者通过Python API就可以轻松调用FPGA内的模块或算法，加速产品开发部署。 由于篇幅有限，...

作者：付汉杰，hankf@xilinx.com，文章转载自：博客园 在嵌入式系统里，以太网是一个基本的接口，既用于调试，也用于数据传输。所以在单板调试过程中，以太网是一个基本的任务。如果以太网工作正常，也可以说是一个重要的里程碑。 Xilinx MPSoC支持多个网卡，应用成熟，下面是常见的调试思路。 1. 以太网硬件 以太网的硬件，分为两块，第一是MAC，第二是PHY。当然...

作者：Hello，Panda ，文章转载自：ZYNQ分享客微信公众号 MIPI是移动领域最主流的视频传输接口规范，没有之一，目前应用最广泛的是MIPIDPHY和MIPI CPHY两组协议簇（另外还有MIPI MPHY，属于高速Serdes范畴，应用不那么广泛），其中CSI-2主要用于图像接入（一般是接Sensor），DSI-2主要用于图像输出（一般是输出到显示屏）。 本文主要以CSI...

文章转载自：XILINX技术社区微信公众号 Vivado 集成设计环境支持将通用验证方法学 (UVM) 应用于Vivado 仿真器。 Vivado 提供了预编译的 UVM V1.2 库。 请遵循以下步骤创建示例设计测试案例，以便在工程模式下使用 UVM。 本文随附了 1 个简单示例，可供您下载解压使用。 1. 在 Vivado 2019.2 中创建新 RTL 工程...