LVDS的GCLK接收方案
judy 在 周一, 08/12/2024 - 15:20 提交
在易灵思的器件上接收LVDS一般采用PLL接收，通过PLL产生两个时钟，一个是fast_clk，一个是slow_clk,分别用于处理串行数据和并行数据
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
DDR5技术的发展与应用前景
judy 在 周一, 08/12/2024 - 09:50 提交
本期文章，我们将和大家一起了解DDR5技术的发展和应用前景。
详细解读UCIe 2.0
judy 在 周五, 08/09/2024 - 09:38 提交
UCIe是一种开放的行业架构标准，可在不同chiplet之间提供die-to-die之间的接口，解决物理芯片间 I/O 层、芯片间协议和软件堆栈问题。
基于CPM的QDMA数据传输参考设计
judy 在 周三, 08/07/2024 - 16:17 提交
AMD QDMA子系统的PCI Express (PCIe)实现了高性能的DMA与PCI Express®3.x集成块，具有多个队列的概念
Xilinx的MIG仿真加速方法
judy 在 周三, 08/07/2024 - 09:32 提交
本文汇总了一些方法，可以帮助加速Xilinx MIG仿真过程。
基于Versal的椭圆曲线数字签名验证的问题分析
judy 在 周二, 08/06/2024 - 17:10 提交
目前在Versal上运行椭圆曲线数字签名验证的example 已经有了，请见如下源码
帮你了解SerDes：串行和并行通信有何区别？
judy 在 周二, 08/06/2024 - 09:45 提交
本文介绍了串行和并行通信之间的区别，并详细讨论了为什么在数字通信系统中串行通信更为常见。
一文了解GBUFCE原语
judy 在 周五, 08/02/2024 - 16:53 提交
在FPGA设计中，原语（primitive）是指FPGA硬件中的基础构建模块或基本单元。这些原语由FPGA厂商定义
如何在PLm实现mutiboot？
judy 在 周四, 08/01/2024 - 17:41 提交
在PLm上实现多引导（Multiboot）功能是一个复杂的任务，但对于需要在不同应用场景中灵活切换的设备来说，它是非常有用的。以下是实现Multiboot的详细步骤和注意事项
数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——完成充满挑战的任务! （第二部分）
judy 在 周三, 07/31/2024 - 16:11 提交
本篇文章是SmartDV数字芯片设计经验分享系列文章的第二篇，将继续分享第二到第四主题，包括FPGA原型的基本概念、常见挑战和基本调整