如何使用2022.1版本工具链实现ZCU102 USB启动（上）
judy 在 周二, 10/25/2022 - 17:00 提交
本文依据2022.1版本工具链的特性，对UG1209（最新版本为2020.1）中介绍的USB BOOT启动步骤做了修改
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
嵌入式 Xen dom0-less 解决方案
judy 在 周四, 10/13/2022 - 10:02 提交
在使用 Xen dom0-less的时候，会有一个问题产生： 可以用'xl' 命令boot起来的image
Zynq-7000 设计咨询：FSBL 身份验证攻击
judy 在 周三, 10/12/2022 - 17:15 提交
在此物理攻击中，攻击者可能利用 Zynq-7000 SoC 第一阶段启动加载程序 (FSBL) 绕过身份验证
面向mMIMO的Open RAN无线电单元架构
judy 在 周二, 10/11/2022 - 14:26 提交
本文以面向mMIMO的有源天线单元架构和主要需求为重点，进一步对RU进行探讨。
Vivado FIR IP如何实现滤波器系数快速切换
judy 在 周二, 10/11/2022 - 10:03 提交
在信道化到处理中有可能会涉及到滤波器变带宽的需求，这时可以利用IP（以Xilinx为例）提供多系数组功能
如何在vivado环境下利用RS IP核实现RS码的编译码
judy 在 周一, 10/10/2022 - 14:55 提交
RS码是一种常用的纠错编码，本文主要介绍如何在vivado环境下利用RS IP核实现RS码的编译码。
【经验分享】Xilinx AXI VIP使用说明
judy 在 周六, 10/08/2022 - 16:34 提交
本文就跟大家分享如何使用Xilinx AXI VIP对自己的设计搭建仿真验证环境的方法。
关于Xilinx ZYNQ Ultrascale+ MPSoC使用原生PS端DP接口实现Live模式输出的经验分享
judy 在 周六, 10/08/2022 - 11:37 提交
分享如何使用Xilinx ZYNQ Ultrascale+ MPSoC的PS端原生DP接口实现LIVE模式输出3860*2140,30Hz视频。
基于 FPGA 的图像及视频加密解密系统
judy 在 周六, 10/08/2022 - 09:59 提交
本设计使用 Zynq7020 芯片采用自制的 双 hdmi 拓展板，结合 FPGA 与 ARM 的优势。在硬件层面分为加密端和解密端
【工程师分享】解决问题Linux启动错误“ERROR: There's no '/dev' on rootfs.”不能mount sda2的根文件系统
judy 在 周五, 09/30/2022 - 16:59 提交
使用KR260 PetaLinux 2022.1 BSP创建工程后，使用产生的wic文件烧录tf卡，Linux启动报告错误