技术

如何在 Vivado XSIM 中创建 .vcd 文件？以下为生成 .vcd 文件的步骤：

MPSoC VCU在很多产品中得到了应用。在不同产品的调试过程中，有一些共同的办法。首先看看Video子系统的简单框图，其中包含视频输入、编解码、视频输出等模块。视频输入模块，硬件可能是HDMI-RX和FrmBufWrite; 软件一般是Linux V4L2。编解码模块是VCU，配套的软件是GStreamer，或者Ctrl-SW

赛灵思2021自适应计算挑战赛自9月7日正式开赛以来，收到了来自全球各地区的FPGA软硬件开发者们的积极关注，在大赛官方讨论区FAQ页面，开发者们对于本届大赛项目设计以及创新方向等相关问题的讨论也是此起彼伏。因此，XILINX开发者社区也对近期开发者们提出的问题进行了汇总，希望能帮助更多的参赛者了解本次比赛的更多详情。

如何检查或手动设置Xilinx 设计工具的环境变量?

在新冠疫情的影响下，互联网视频流量呈加速增长态势。电子竞技、远程医疗、电子商务、娱乐和远程学习中的视频转码工作负载愈加普遍，计算密度也进一步增大。这样一来，内容分发网络（ CDN ）提供商便面临巨大压力，因为他们需要以最低的资本支出（ CAPEX ）高效分发直播视频内容，而该情况也迫使他们对自身硬件基础设施和软件功能进行重新评估。

本文通过设计Tonic（一种用于传输逻辑的灵活硬件架构）来实现高速网卡中的可编程传输协议。在100Gbps的速率下，传输协议必须每隔几纳秒在NIC上仅使用每个流状态的几千比特生成一个数据段。通过识别跨不同传输协议的传输逻辑的通用模式，我们为传输逻辑设计了一个高效的硬件“模板”，该模板在使用简单的API编程的同时可以满足这些约束。

BitGen 的输出文件有什么用处，什么时候会生成这些文件？

如今各种机器学习框架的普及使得个人搭建和训练一个机器学习模型越来越容易。然而现实中大量的机器学习模型训练完后需要在边缘端部署，那么我们看看借助Xilinx Vitis-AI工具，如何仅仅使用10行代码，就能在ZYNQ MP器件上部署深度学习模型实现图像分类。

有些产品中，使用VCU解码图像后，还需要做一些特殊的处理。如果直接把地址传递给特殊处理模块，大多数情况运行正常，有时会发现数据错误。这个问题，是因为显示函数释放buffer造成的。解码前，解码器从buffer管理模块申请buffer。

FPGA是电子器件中的万能芯片，Xilinx FPGA处于行业龙头地位更是非常灵活。FPGA管脚兼容性强，能跟绝大部分电子元器件直接对接。Xilinx SelectIO支持电平标准多，除MIPI C-PHY电平（三电平标准）外，IO能直接对接3.3V以及3.3V以下基本所有电平标准，初步统计支持72种不同电平标准。