FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，它具有灵活性和可重配置性，可以根据特定应用的需求在现场进行编程和配置。与固定功能的ASIC（Application-Specific Integrated Circuit）相比，FPGA允许用户根据需要定制逻辑功能和连接，从而实现各种不同的数字电路设计。
在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端在0和1之间处于振荡状态，而不是等于数据输入端D的值。
双口RAM经常用于跨时钟域处理，且比FIFO灵活性更大。本文给出一个具体的设计实例，让大家理解双口RAM在跨时钟域处理中乒乓操作的用法。
图像处理算法在 sysgen 中实现，大多使用定点整数计算，并且为了与图像算法原理一致，定点整数也仅限于无符号整数。
什么是Setup 和Holdup时间？什么是竞争与冒险现象？解决办法？如何解决亚稳态？说说静态、动态时序模拟的优缺点、用VERILOG写一段代码，实现消除一个glitch。
FPGA可以在根据给定的神经网络拓扑结构调整计算架构方面发挥基本作用，提供使设备适应客户确切环境所需的功能。
本文介绍DAC芯片的Interleaved模式的使用，或者叫交错模式。
虽然在图像数据流水线中已包含行列坐标，但是一些算法由于其本身的设计必须由行有效信号 lv 重新生成行列坐标。
10月27日，“全球 AI 芯片 · 城市智能峰会” 在深圳落下帷幕，峰会全面聚焦城市视觉与城市算力领域，汇集了世界顶尖人工智能科学家、产业巨头首席技术高管、行业创业大牛，以及明星投资人共聚一堂，共同就 AI 产业发展的现状与趋势分享了各自的观点和最新的技术方案。本次会议共吸引了692位业内人参会，其中包含了64家企业的CEO、371名副总裁及总监级听众。
ADC和DAC是FPGA与外部信号的接口，从数据接口类型的角度划分，有低速的串行接口和高速的并行接口。FPGA经常用来采集中高频信号，因此使用并行ADC和DAC居多。本文将介绍如何使用FPGA驱动并行ADC和并行DAC芯片。
本系列文章主要说明基于 Xilinx FPGA 的实时图像处理。虽然 FPGA 开发用的 HDL 语言与 Intel FPGA（前身 Altera）通用，但是比较开发工具软件差异的话，还是 Xilinx 开发效率更高。