基于Xilinx ZU47DR与LMK04828的多板同步系统设计
judy 在 周四, 11/06/2025 - 09:50 提交
Xilinx Zynq UltraScale+ RFSoC系列集成高性能ADC/DAC与可编程逻辑，结合TI的LMK04828时钟芯片，可构建低抖动、高确定性的多板级联同步架构，实现ps级相位一致性。
威视锐
PCIe总线技术在医疗成像领域的应用价值
judy 在 周一, 09/29/2025 - 09:31 提交
历经多代技术演进，PCIe传输速率从1.0版本的2.5Gbps提升至5.0版本的32GT/s，同时保持对PCI软件架构的兼容性，支持热插拔与智能电源管理
PCIe总线在嵌入式与工业系统的核心价值与应用实践
judy 在 周四, 09/18/2025 - 09:40 提交
PCI Express（PCIe）作为现代高速串行总线标准，凭借其高带宽、低延迟、点对点架构及强扩展性，已成为嵌入式与工业控制系统的关键技术支撑。
高带宽、低延迟与系统集成的技术突破
judy 在 周二, 09/16/2025 - 16:58 提交
PCI Express（PCIe）是第三代I/O总线标准，取代传统PCI/PCI-X总线成为现代数据采集系统的核心接口。其核心价值体现在：
软件无线电正式迈入16通道时代
judy 在 周一, 08/25/2025 - 17:52 提交
在无线通信技术的持续演进历程中，软件无线电（Software Defined Radio，SDR）技术凭借其高度的灵活性、可重构性和强大的适应性，成为了推动行业变革的关键力量
YunSDR小课堂-AIE编程指南(第57讲)
judy 在 周五, 07/04/2025 - 15:23 提交
本章介绍了可用于初始化、运行、更新和控制外部控制器中图形执行的控制API。本章还描述了如何在输入图规范中指定运行时参数（RTP）
YunSDR小课堂-AIE编程指南(第55讲)
judy 在 周二, 07/01/2025 - 10:18 提交
在获取输入或输出缓冲区之后但在释放它之前，缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区，而不会发生数据冲突
YunSDR小课堂-AIE编程指南(第55讲)
judy 在 周二, 06/17/2025 - 16:36 提交
在获取输入或输出缓冲区之后但在释放它之前，缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区，而不会发生数据冲突
YunSDR小课堂-AIE编程指南(第54讲)
judy 在 周一, 06/16/2025 - 16:43 提交
在某些情况下，如果您没有在每次调用内核时消耗相当于缓冲区端口的数据，或者如果您没有在每次调用时产生相当于缓冲区端口的数据
YunSDR小课堂-AIE编程指南(第52讲)
judy 在 周四, 06/05/2025 - 09:35 提交
一个AI引擎程序必须包括一个用C++编写的数据流图规范。自适应数据流（ADF）图是具有单个AI引擎内核或通过数据流连接的多个AI引擎内核的网络