FPGA 开发圈 | FPGA 社区

【研讨会】2020 Xilinx 工业自动化与机器视觉方案更新

由于疫情，您是否错过了通常会在诸如 SPS 之类的行业展会上获得的赛灵思在工业方面的最新资讯？为了能让大家及时保持更新，我们将举办一场线上研讨会，以保证客户可以在家中或办公室随时随地都能及时获取最新的行业资讯和赛灵思的更新。

2020-11-18 | 工业自动化, 机器视觉

何为FPGA？

我们生活在一个由模拟构成的世界中。不过，数字处理的出现，为我们体验这个世界并与之互动带来了全新的方式，包括卫星导航、自动驾驶汽车、增强现实，当然还有那永远都离不了身的手机。

2020-11-17 | FPGA应用, 每日头条

【视频】SmartCamera+ 演示平台

SmartCamera + 是一个演示平台，用于使用 Xilinx Zynq UltraScale + ZU4EV MPSoC 演示 AI 驱动的智能相机。与 ON Semiconductor 合作开发的 SmartCamera+ 是一个 PoC 系统，它集成了 AR1335 4K 图像传感器，并支持面部检测和多种输出标准。

2020-11-17 | SmartCamera, 智能相机, ZU4EV

GPU “抗压”不行还费电，FPGA将成深度学习“新基建”！

深度学习的突飞猛进，给GPU插上了腾飞的翅膀，英伟达和AMD的显卡成为人工智能的「硬通货」。但是GPU固有的一些缺陷，让它的大规模应用受到约束，更加抗造的FPGA有望成为AI新的「底层建筑」

2020-11-17 | FPGA, 深度学习, 新基建

Vitis使用教程

在学习ZYNQ嵌入式开发的过程中，正点原子的教程是采用SDK，而我下载的vivado2020.1已经变成了vitis，所以写一这篇博客，方便后续查阅。

2020-11-17 | Vitis

如何在 Ultra96 上对联网应用进行硬件加速

来自安富利的处理器专家赵红浪为大家介绍 Ultra96-V2 开发套件和基于Ultra96-V2的参考设计

2020-11-16 | 硬件加速, Ultra96-V2

【工程师分享】解决PetaLinux工程Linux外部源代码编译错误“.kernel-meta/bsp_definition: Directory nonexistent”

在使用Linux外部源代码编译PetaLinux工程时，遇到错误“.kernel-meta/bsp_definition: Directory nonexistent”。执行“petalinux-build -x mrproper -f”清理PetaLinux工程，并且在Linux外部源代码目录执行“make mrproper”清理Linux外部源代码，再次编译PetaLinux工程，... 阅读详情

2020-11-16 | Petalinux

【周末创客】在家搭一套大气环境实时预测系统可好？

过完秋高气爽季节，在北方又开始出现空气质量变差的情况。对于空气质量该如何进行预测并指导防护呢。西班牙萨拉戈萨大学(University of Zaragoza)的同学在OpenHW2020欧洲区的比赛中，在PYNQ-Z2平台实现了用QNN对16个气体传感器数据融合并用于对大气环境实时预测的方案。

2020-11-16 | 环境实时预测系统, PYNQ-Z2, OpenHW2020

快速的DDR4 SDRAM开创宇航新时代

为了发掘宇航市场的潜力，卫星运营商正通过提供增值服务，如超高分辨率成像、流媒体视频直播和星上人工智能，提升星上处理的能力以减少下行链路的需求。从2019年到2024年，高吞吐量载荷的市场需求预计增长12倍，带宽增加至26500 Gbps。

2020-11-16 | 宇航, XQRKU060, SDRAM, DDR4T04G72

RoE (Radio Over Ethernet) 赋能5G无线应用

赛灵思 Radio over Ethernet Framer核是一整套 eCPRI 和下一代前传接口系统解决方案中不可或缺的一部分。赛灵思专为此提供了仿真工程和硬件演示。本篇博文将帮助用户初始化仿真示例、分析波形中的仿真数据并展示如何使用测试激励文件演示文件来应用用户自己的配置。

2020-11-13 | eCPRI, 5G, 每日头条

基于Xilinx UltraScale架构的 FPGA 存储器 IP 产品指南 (v1.4)

本指南提供有关使用、定制和仿真 DDR3 或 DDR4 SDRAM、LPDDR3 SDRAM、QDR II+ SRAM、QDR-IV SRAM 或 RLDRAM 3 接口内核的信息。它还描述了内核架构，并提供了定制和与内核接口的细节。

2020-11-13 | UltraScale, 存储器IP, PG150

【工程师分享】嵌入式Linux系统中的CPU控制

嵌入式Linux系统中，Linux直接管理所有CPU。默认情况下，系统的目标是提高吞吐率，而不是实时性。为了保证实时性，可以根据应用场景，对CPU实行更加精确的控制。常见的办法有，进程CPU隔离、CPU亲和、中断CPU亲和、进程优先级。

2020-11-13 | ZCU106, linux系统, CPU

如何在 ZCU104 上实现智能视频分析

本节公开课我们通过一个实例演示带领大家学习如何在 ZCU104 评估套件上创建和运行视频分析的应用，该演示用到了 VCU（视频处理单元）、DPU（数据处理单元）以及对 PL（可编程逻辑）部分的编程和配置。

2020-11-13 | ZCU104, 智能视频分析

【工程师分享】在MPSoC ZCU106单板上运行Docker

测试环境：Xilinx ZCU106 单板 Xilinx VCU TRD2020.1 Linux 内核配置：根据文档Docker on Zynq Ultrascale+ (Xilinx Yocto Flow)，在PetaLinux工程的文件project-spec/meta-user/recipes-kernel/linux/linux-xlnx/user.cfg里添加下列配置项。

2020-11-12 | MPSoC, ZCU106

【问答】Zynq UltraScale+ MPSoC 处理系统的设计咨询 - 在 85°C 以上运行时，需要更频繁地更新 PS DDR4 / DDR3

如果在 85 摄氏度以上的工作温度下运行，DRAM 需要更频繁地更新。对于 PS DDR4/DDR3，更新周期必须减半。如果不进行调整，可能会出现数据丢失／损坏的情况。

2020-11-12 | Zynq UltraScale+

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。