All node

从电力驱动转向智能驱动

judy 在 周三, 08/14/2024 - 09:56 提交

工业产品内部的驱动始终由电机完成。即使燃料、风能、水力或太阳能是主要能源，所有这些在用于工业产品中的物理致动器之前也会首先转换为电能

一文快速理解I2S协议

judy 在 周三, 08/14/2024 - 09:36 提交

本文将带领FPGA初学者深入了解I2S协议的奥秘，探索其在FPGA开发中的应用。

CXL，最强科普！

judy 在 周二, 08/13/2024 - 17:39 提交

本调查介绍了 CXL，包括 CXL 1.0、CXL 2.0 和 CXL 3.0 标准。我们将进一步调查 CXL 的实现情况，讨论 CXL 对数据中心环境的影响以及未来的发展方向

中科亿海微SoM模组——电机驱动板

judy 在 周二, 08/13/2024 - 17:22 提交

本文介绍的电机驱动板方案是基于中科亿海微自研的FPGA+ARM核心板+底板，以及FOC电机驱动控制软件算法，构成的电机驱动板原型样机。

AMD服务器芯片，创历史新高

judy 在 周二, 08/13/2024 - 15:32 提交

根据 CPU 市场追踪机构 Mercury Research的最新报告，AMD 在 2024 年第二季度又度过了一个出色的季度

[米联客-安路飞龙DR1-FPSOC] SDK入门篇连载-01 FPSoc开发入门

judy 在 周二, 08/13/2024 - 09:33 提交

由于 FPSoc属于异构器件，同时包含处理器和可编程逻辑门阵列。故其应用开发具备特殊性，通常需要两步：

Vivado Design Suite用户指南:逻辑仿真

judy 在 周一, 08/12/2024 - 17:30 提交

本文描述 AMD Vivado™ 仿真器作为独立工具和作为 Vivado Design Suite 的一部分的具体使用方式，以及如何使用波形查看器来分析和调试设计

LVDS的GCLK接收方案

judy 在 周一, 08/12/2024 - 15:20 提交

在易灵思的器件上接收LVDS一般采用PLL接收，通过PLL产生两个时钟，一个是fast_clk，一个是slow_clk,分别用于处理串行数据和并行数据

DDR5技术的发展与应用前景

judy 在 周一, 08/12/2024 - 09:50 提交

本期文章，我们将和大家一起了解DDR5技术的发展和应用前景。

Xilinx FPGA常用时钟原语有哪些?

judy 在 周一, 08/12/2024 - 09:39 提交

今天来聊一聊Xilinx时钟管理原语，包括它们的定义、分类以及在设计中的应用。