All node | FPGA 开发圈

使用 VHDL 进行设计

judy 在周四, 09/20/2018 - 17:35 提交

课程对象
希望有效利用 VHDL 进行数字设计的建模、设计和综合的工程师

必备条件
数字设计的基本知识

【视频】基线

judy 在周四, 09/20/2018 - 10:34 提交

使用 Xilinx 推荐的基线程序逐步满足时序收敛要求。

MPSOC之3——centos环境配置及petalinux安装及使用

judy 在周四, 09/20/2018 - 09:33 提交

作者：liuwanpeng

ubuntu虽然能正常安装，但是build时会出现闪退情况，闪退后一切归零，没啥错误提示，改用centos来安装petalinux。

0.环境
vmware pro 14，centos 7.3
petalinux 2017.2

基于Vivado HLS的Canny算法实时加速设计

judy 在周三, 09/19/2018 - 17:50 提交

作者：谭检成1，2，吴定祥2，3，李明鑫1，2，唐立军1，2；2018年电子技术应用第9期

Vivado HLS 入门实验

judy 在周三, 09/19/2018 - 16:48 提交

当我们安装好Vivado 的时候，也同时装好了Vivado HLS.。这是个什么东西？我就有一种想一探究的感觉。网上一查，Vivado High-Level Synthesis。学习了一段时间的Zynq 7000，找了一个HLS的教程，就开始了如下入门实验，体验高级语言综合设计IP。Vivado HLS是Xilinx 推出的高层次综合工具，采用C/C++语言进行FPGA设计。

Xilinx 亮相世界人工智能大会（WAIC2018） —— 创芯引领时代，智能改变未来

judy 在周三, 09/19/2018 - 15:49 提交

自适应和智能计算领域的领导企业赛灵思公司（Xilinx）将出席本周于上海·西岸艺术中心举行的为期4天的 2018 世界人工智能大会。赛灵思公司全球副总裁兼首席技术官 Ivo Bolsens 将在会中做“面向机器学习领域的特定计算架构” 的主题演讲。同时，来自深鉴科技（现属赛灵思公司）联合创始人兼CEO，姚颂也将给与会者带来“深度学习算法加速器的演进” 的主题演讲。