All node | FPGA 开发圈

RADAR 和 AMD 变革零售库存和亲自购物体验

judy 在周三, 05/29/2024 - 09:52 提交

RADAR 是一个软件即服务（ SaaS ）平台，它将 RFID 和计算机视觉相结合，以实现零售商店流程的自动化和增强。

judy 在周三, 05/29/2024 - 09:29 提交

AMD 在 2024 赛季赞助了多支 FIRST® 机器人竞赛团队。FIRST® 机器人竞赛旨在教导高中生如何构建能够执行特定任务的机器人

judy 在周二, 05/28/2024 - 15:05 提交

Vitis 2023.2是Vitis开发工具变化较大的一个版本，设计流程和界面发生了变化。今天介绍一下Vitis New IDE的一个新功能。

judy 在周二, 05/28/2024 - 14:41 提交

莱迪思半导体公司今日宣布，无锡信捷电气股份有限公司选择莱迪思FPGA解决方案用于其XF系列高性能刀片式I/O系统

judy 在周二, 05/28/2024 - 09:49 提交

综合后，执行report_qor_assessment，该命令可对设计进行整体的评估，并给出一个分数，以表征时序收敛问题的严重程度

judy 在周二, 05/28/2024 - 09:34 提交

本文将详细探讨异步FIFO深度的计算方法，并结合多个案例进行分析。

judy 在周二, 05/28/2024 - 09:29 提交

本次采访围绕着丛院士卓越的职业生涯的各个方面提出了六个问题。我们相信读者朋友一定会从这次采访中获得有趣的启发！

judy 在周一, 05/27/2024 - 15:00 提交

本文重点介绍这种V_REF噪声的来源，并给出优化PCB SelectIO VREF生成电路的方法。

judy 在周一, 05/27/2024 - 11:07 提交

MI300 的四个 AID 以超过 4.3TB/s 的对分带宽相互通信，通过超短距离(USR)物理层实现。

judy 在周一, 05/27/2024 - 09:49 提交

最近在一个项目中，使用的单板是一块老单板，因为外部接口刚好满足需求，所以就拿过来直接用了

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。