UltraFast 设计方法时序收敛快捷参考指南
judy 在 周三, 05/22/2024 - 09:58 提交
本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛
All node
“共赢 5G-A”，AMD 诚邀您莅临 MWC 上海展
judy 在 周三, 05/22/2024 - 09:40 提交
AMD 将携手合作伙伴向您展示基于 AMD EPYC™ 处理器，以及 AMD 自适应 FPGA/SoC 器件的无线通信方案
重磅发布 | Pluto核心板发布会
judy 在 周三, 05/22/2024 - 09:32 提交
这款硬币大小的新型SoM采用AMD Zynq UltraScale+MPSoC，具有超紧凑嵌入式智能和便携性，可加速工业、医疗保健和安全领域紧凑型便携低功耗应用的开发。
Windows下交叉编译环境的制作
judy 在 周二, 05/21/2024 - 16:51 提交
本文介绍一种通过petalinux制作的根文件系统，在Windows平台下建立交叉编译环境的方法。
‘10010’序列检测器的两种实现方法（有限状态机、移位寄存器）
judy 在 周二, 05/21/2024 - 15:03 提交
序列检测器指的就是将一个指定的序列（以‘10010’为例）从数字码流中识别出来，是一个经典的数字电路实例
基于微处理器实现SPI Flash配置FPGA设计
judy 在 周二, 05/21/2024 - 10:10 提交
本文描述了一种简单高效配置FPGA的方法，该方法利用微处理器从串行外围接口（SPI）闪存配置FPGA设备。这种方法减少了硬件组件、板空间和成本。
vcs+verdi仿真Verilog代码
judy 在 周二, 05/21/2024 - 09:52 提交
我们以一个简单的加法器为例，来看下如何用vcs+verdi仿真Verilog文件并查看波形。
Efinix 推出 FPGA 系列，以加速和调整汽车设计和应用
judy 在 周一, 05/20/2024 - 15:25 提交
Titanium FPGA 采用先进的 16 纳米工艺节点制造，通过低功耗和高计算能力提供性能和效率，封装尺寸从 35,000 到 1 万个逻辑元件不等。
实现MCU到FPGA SPI接口有一个好选项：用双缓冲器！
judy 在 周一, 05/20/2024 - 11:18 提交
在介绍双缓冲器之前，我们将简要探讨Verilog 脉宽调制器 (PWM) 的工作原理。这一点很重要，因为双缓冲区最好被看作是硬件模块 (如 PWM) 的可寻址接口。
FPGA入门基础之UART串口通信设计
judy 在 周一, 05/20/2024 - 09:40 提交
本文我们介绍UART通信协议、传输时序及如何利用HDL编程实现FPGA与PC通信。