NoC的使用及注意事项
judy 在 周五, 09/19/2025 - 17:50 提交
AMD 7nm Versal系列器件引入了可编程片上网络（NoC, Network on Chip），这是一个硬化的、高带宽、低延迟互连结构，旨在实现可编程逻辑（PL）
All node
FPGA 多数率信号处理
judy 在 周五, 09/19/2025 - 17:11 提交
在无线通信、数字音频、雷达系统等领域，我们常面临这样的矛盾：信号采样时希望用高速率保证精度，处理时又需要低速率降低成本。
如何使用 AMD Vivado™ 设计套件开发 Spartan™ UltraScale+™ FPGAs
judy 在 周五, 09/19/2025 - 10:42 提交
通过观看 AMD Vivado™ 设计套件操作方法视频，了解如何设计和优化您的 AMD Spartan™ UltraScale+™ FPGA
AMD FPGA搭配ISSI DDR4设计指南
judy 在 周四, 09/18/2025 - 15:14 提交
本文从两方面探讨选用AMD FPGA搭配ISSI DDR的设计流程
MicroBlaze V 处理器嵌入式设计用户指南
judy 在 周四, 09/18/2025 - 10:02 提交
本文档涵盖了以下设计进程：嵌入式软件开发：基于硬件平台来创建软件平台，并使用嵌入式 CPU 开发应用代码。还涵盖 XRT 和计算图 API。
PCIe总线在嵌入式与工业系统的核心价值与应用实践
judy 在 周四, 09/18/2025 - 09:40 提交
PCI Express（PCIe）作为现代高速串行总线标准，凭借其高带宽、低延迟、点对点架构及强扩展性，已成为嵌入式与工业控制系统的关键技术支撑。
AI系统中的近传感器、低延迟、数据融合传感器中枢（HUB）
judy 在 周三, 09/17/2025 - 17:08 提交
莱迪思半导体推出的基于FPGA的传感器中枢，为智能机器人的研发提供助力。它具备灵活的I/O接口，且支持在传感器附近进行并行计算，能够实现与多个传感器及执行器的连接
基于 Altera Nios II Eclipse 环境的 DP 软件工程编译与屏幕点亮指南
judy 在 周三, 09/17/2025 - 15:31 提交
本文主要介绍在 Altera Arria 10 器件上使用 Altera Nios II Eclipse 环境完成 DP (DisplayPort) 链路训练软件代码编译，并且通过 Nios II command 进行 elf 下载及屏幕点亮的完整操作流程和技术要点。
AMD 推出 EPYC 嵌入式 4005 处理器，助力低时延边缘应用
judy 在 周三, 09/17/2025 - 09:44 提交
EPYC 嵌入式 4005 系列处理器基于业经验证的 AMD 服务器技术构建，其所设计的功能特性可满足对低时延、高效设计、长寿命和经济实惠性的独特应用需求
高带宽、低延迟与系统集成的技术突破
judy 在 周二, 09/16/2025 - 16:58 提交
PCI Express（PCIe）是第三代I/O总线标准，取代传统PCI/PCI-X总线成为现代数据采集系统的核心接口。其核心价值体现在：