适用于含 X5IO bank 的器件的 MIPI D-PHY RX 与 MIPI C-PHY RX 管脚分配指南
judy 在 周二, 08/26/2025 - 09:43 提交
本文介绍了使用含 X5IO bank 的器件时，建议采用何种方法来向 MIPI D-PHY RX IP 和 MIPI C-PHY RX IP 分配管脚？
All node
软件无线电正式迈入16通道时代
judy 在 周一, 08/25/2025 - 17:52 提交
在无线通信技术的持续演进历程中，软件无线电（Software Defined Radio，SDR）技术凭借其高度的灵活性、可重构性和强大的适应性，成为了推动行业变革的关键力量
高速接口设计避坑指南：SerDes 与 GTX 差异详解
judy 在 周一, 08/25/2025 - 13:25 提交
在 FPGA 设计中，高速串行通信是连接芯片内部逻辑与外部高速总线的关键环节。其中，SerDes 和 GTX 是工程师们最常遇到的两个术语。
工程师必读：SoC 与 FPGA 电源分配设计的注意事项
judy 在 周五, 08/22/2025 - 14:47 提交
本文内容总结了工程师在 SoC 与 FPGA 电源设计中需要特别注意的要点。
基于Nios® V处理器的Agilex®7 Mailbox Client IP应用实践(下)— 读取芯片ID和温度
judy 在 周五, 08/22/2025 - 09:44 提交
本文将继续为大家展开说明如何使用 Nios® V 读取芯片 ID 和温度。
设计实现：AMD Vitis™ 统一软件平台功能仿真
judy 在 周四, 08/21/2025 - 17:09 提交
了解 AMD Vitis 平台中的功能仿真（VFS） 如何帮助验证逻辑正确性、优化设计行为，以及简化从仿真到硬件部署的流程。
LLCR技术：单PLL接收多路LVDS
judy 在 周四, 08/21/2025 - 10:25 提交
西安智多晶微电子推出的LLCR技术，使用本地PLL产生高速时钟，通过相位跟踪，对接收的LVDS信号进行实时跟踪，实现LVDS数据接收。
打破封闭，打造开源 SmartNIC——深度解析 Xilinx Open-NIC 平台
judy 在 周四, 08/21/2025 - 09:49 提交
本文将为你深入解读 Open-NIC 的架构、组件与应用场景。
采用创新封装解决方案应对散热挑战
judy 在 周三, 08/20/2025 - 17:27 提交
本白皮书介绍的特定创新是 AMD 无顶盖封装技术，这项可改变市场格局的技术提供卓越的系统级优势。带加强环的无顶盖封装不应与裸片无顶盖封装混淆。
高扇出信号线优化技巧（上）
judy 在 周三, 08/20/2025 - 10:06 提交
高扇出信号线 (HFN) 是具有大量负载的信号线。作为用户，您可能遇到过高扇出信号线相关问题，因为将所有负载都连接到 HFN 的驱动程序需要使用大量布线资源