一板多能，AXRF49 定义新一代 RFSoC FPGA 开发平台
judy 在 周三, 06/04/2025 - 15:29 提交
AXRF49 通过内建的 16 路 14 位 DAC（最高 9.85GSPS）与 16 路 14 位 ADC（最高 2.5GSPS），实现了 sub-6GHz 频段内的直接射频采样与发射
All node
AMD Vivado 与 ChipScope 助力 FPGA 调试
judy 在 周三, 06/04/2025 - 09:37 提交
通过全新资源中心，可轻松访问丰富的教程、演示及更多资源。参阅实用指南和真实设计示例，快速调试硬件可编程逻辑设计。
PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中
judy 在 周二, 06/03/2025 - 15:13 提交
本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。
ALINX 发布自适应射频无线电 RFSoC FPGA 开发平台 AXRF49
judy 在 周二, 06/03/2025 - 11:44 提交
AXRF49 采用 AMD 公司的 RFSoC Gen3 系列 ZU49DR 主芯片，支持16 路14 位 RF-ADC 输入，最大采样率可达 2.5GSPS，16 路 14 位RF-DAC 输出，最高采样率可达 9.85GSPS
自主可控再突破，智多晶 Seal 系列 FPGA 芯片通过权威认证！
judy 在 周二, 06/03/2025 - 10:26 提交
西安智多晶微电子有限公司自主研发的 Seal 5000、Sealion 2000 系列 FPGA/CPLD 芯片正式通过工业和信息化部电子第五研究所的评估认证
高效机器人拣选系统：莱迪思FPGA与结构光扫描技术的结合之道
judy 在 周五, 05/30/2025 - 14:41 提交
本文介绍了莱迪思FPGA如何赋能系统设计，特别是如何降低系统的BOM成本。通过集成莱迪思的FPGA解决方案，您可以构建一个经济高效的随机拣选系统。
助力快速实现时序收敛——利用 AMD VERSAL™ 自适应 SoC 的设计基线策略
judy 在 周五, 05/30/2025 - 10:07 提交
您是否准备将设计迁移到 AMD Versal™ 自适应 SoC？设计基线是一种行之有效的时序收敛方法，可在深入研究复杂的布局布线策略之前，帮您的 RTL 设计奠定坚实的基础
基于AD9613与Xilinx MPSoC平台的高速AD/DA案例分享
judy 在 周五, 05/30/2025 - 09:45 提交
本文主要介绍基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集与高速DA输出案例
AMD收购Enosemi：加速共封装光学布局，重塑AI系统互连新格局
judy 在 周四, 05/29/2025 - 10:44 提交
随着生成式 AI 和大模型计算需求持续爆发，传统计算架构面临的挑战不断加剧。2024 年，全球训练一个百亿参数以上的大模型所需的计算资源年均增长超过 3 倍
回头看，FPGA+RK3576方案的功耗性能优势
judy 在 周四, 05/29/2025 - 09:50 提交
各位朋友，大家好，熊猫君这次开个倒车，在这个广泛使用Xilinx（Altera）高端SoC的时代，分享一个“FPGA+ARM”实现的低功耗高性能传统方案。